凡亿专栏 | allegro重命名元器件反标原理图
allegro重命名元器件反标原理图

执行菜单命令file→export→logic.....如图:

image.png 

弹出export logic对话框,选择design entry CIS选项,export directory选择输出网表的路径,然后单击export directory按钮。

导出完毕后,单击close按钮,关闭对话框。

用orcad打开与PCB相对应的原理图,执行菜单命令tools→back annotate.....,在弹出的back annotate对话框中打开PCB editor选项卡,如图:

image.png 

PCB editor board file:指定重新编号后的bar文件。

Netlist:指定bra导出的网表路径。

Output:指定输出的swap文件。

Update schematic:更新原理图。

View output(.SWP)file:浏览输出文件记录。

单击“确定”按钮,完成反标。

Cadence设计时一般不主张在PCB文件中更改网络连接关系,不过Auto rename仍然时非常实用的功能,按照布局重排位号,可以让PCB的丝印标识更清晰,容易检查,位号定位,方便维修。

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。
相关阅读
进入分区查看更多精彩内容>
精彩评论

暂无评论