晶振布局、布线错误,晶振的一对线要走成类差分的形式, 线尽量短如下图。
typec的LCD_R4、LCD_R5要建立差分对走差分阻抗控制90欧姆做对内等长,换层需要靠近过孔打回流地过孔,D7、D8应该尽量靠近typec管脚放置。
TF卡所有信号线要整组包地,做等长处理以时钟线为目标,目标控制在300mil以内。
SDRAM模块应该控50欧姆阻抗建立等长组等长处理。
5.U1到U2-FPC1、U1-P1、P2需要用菊花链的方式进行等长,建议使用创建焊盘对组进行分段等长。
6.有敷铜没有敷上,存在开路。
暂无评论