凡亿专栏 | AD-全能19期-张吕 pcb第五次作业-usb模块设计
AD-全能19期-张吕 pcb第五次作业-usb模块设计

注意差分信号包地包全:

image.png


差分走线可以优化对称点:

image.png


差分连接进入过孔的 看是否有多余线头 优化走线:

image.png


此处差分对内等长的走线不满足规范:

image.png


此处相同网络的GND铜皮并未跟焊盘连接:

image.png


image.png


铜皮属性设置第二项 然后重新灌铜。


CC1 CC2 管脚需要加粗走线:

image.png


对内等长GAP需要大于等于3W:

image.png


差分走线一定全部需要满足耦合 按照间距走线:

image.png

很多差分都需要优化。


差分连接到过孔没有耦合走线:

image.png


GND平面并未赋予网络:

image.png


还有较多问题 需要修改。



以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169



lALPM4AfHPIY4mTNAQDNAQQ_260_256.png_720x720.jpg









声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。
相关阅读
进入分区查看更多精彩内容>
精彩评论

暂无评论