全能19期-Allegro-Charlie_Wu-第五次作业-SDRAM设计
注意此处扇孔可以直接打在走线中间，这样拉出去形成了直角：
注意个别过孔的间距，不要割裂了铜皮：
注意数据组跟地址控制时钟组之间用GND走线隔开：
再有空间的情况下 ，自己处理下。
等长注意GAP尽量大于等于3W长度：
优化处理下。
其他的等长误差没什么问题了。
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教：
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
相关阅读
进入分区查看更多精彩内容>
暂无评论