凡亿教育-迪丽热巴
凡事用心，一起进步
打开APP
公司名片
凡亿专栏 | 史珊-第三次作业-百兆网口模块的pcb设计
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
史珊-第三次作业-百兆网口模块的pcb设计
PCB Layout
2023-09-28 14:45:20
1391
关注
时钟信号需要包地处理
差分等长误差控制在+-5mil
rx和tx都需要等长处理需要建立等长组
登录查看更多内容
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
相关阅读
电路之家
已关注
【Allegro软件PCB设计120问解析】第111问 CAM350导入Allegro16.6版本输出的钻孔文件没有数据显示是怎么回事呢？
2021-04-10 14:22:29
文章
电子技术天花板
已关注
全能19期-Allegro-陈成-第二次作业-PMU模块设计
2023-07-11 15:53:48
文章
PCB百晓通
已关注
90天全能特训班19期-faker-第一次作业-DCDC模块PCB设计-作业评审
2023-06-20 16:39:53
文章
电路之家
已关注
【Allegro软件PCB设计120问解析】第14问 在Allegro软件中如何对布局布线区域进行设置呢？
答：在上述的问答中，我们对所有的区域的含义进行了详细的描述，下面我们讲述下在PCB设计中对一些常用的布局布线区域进行设置，首先在绘制好板框的情况下，我们以Route Keepin为例，然后运用z-copy命令进行设置，具体的操作如下：
2021-03-19 14:51:56
文章
PCB鬼才
已关注
90天全能特训班17期allegro-向-PMU
2023-05-23 11:37:02
文章
进入分区查看更多精彩内容>
精彩评论
暂无评论
发布
差分等长误差控制在+-5mil
暂无评论