凡亿专栏 | 90天全能特训班20期-肖·平铮-第四次作业-USB接口模块PCB设计
90天全能特训班20期-肖·平铮-第四次作业-USB接口模块PCB设计

1.差分对内等长不规范

image.png

image.png

2.差分走线不规范，出焊盘后应该尽量耦合，后面两个电容可以布局到背面。

image.png

3.这里是兼容设计，上下两个电阻应该叠放到中间器件焊盘上，以保证差分和电阻的连接不受影响。image.png

4.差分走线不耦合，没有按照差分布线间距走线

image.png

5.过孔重叠

image.png

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审

如需了解PCB特训班课程可以访问链接或扫码联系助教：

https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169

EF6131A5-82D2-4854-A260-39D71DF3D353.png

登录查看更多内容
评审报告特训班
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
相关阅读
【Allegro软件操作实战90问解析】第68问 怎么去Waived掉DRC错误呢，如何对这个DRC进行显示呢？
答：对于PCB上某些DRC，是可以忽略，可以通过Waive DRC将此DRC隐藏。第一步，在Find选项卡中勾选DRC errors；第二步，然后将光标移动到DRC附近，右击选择Waive DRC，如图5-202所示；
2021-03-15 17:32:45 文章
90天全能特训班20期 allegro -史珊-达芬奇
2024-01-03 14:35:33 文章
肖平铮-第三次作业-RJ45千兆网口模块PCB设计作业评审
2023-09-25 17:19:53 文章
【Allegro封装库设计50问解析】第36问 PCB中导入第三方网表后提示找不到封装文件怎么处理呢？
答：导网表时，常会用到第三方网表（用Other方式导出的网表）导入到PCB中，导入时常会发生找不到device的报错，具体报错内容可查看以下内容，如图4-97所示： 图4-97  错误提示示意图根据4-97所示，我们可以分析得出以下几个结论：Ø 导网表时，器件C1的封装报错。Ø 导网表时找不到封装名为SMD_0603的device文件。可以按照以下几个步骤来解决此问题：第一步，查看device路径是否设置正确。在命令Setup-UserPreference
2021-02-26 10:45:48 文章
【Allegro软件PCB设计120问解析】第09问 Allegro软件导入网表以后，为什么在PCB板上看不到元器件呢？
2021-03-18 17:21:45 文章
进入分区查看更多精彩内容>
精彩评论

暂无评论

我来说两句
首页
0
0
0