凡亿教育-豆豆
凡事用心,一起进步
打开APP
公司名片
凡亿专栏 | AD李磊—第五次作业USB3.0+TYPEC模块PCB设计作业评审
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
AD李磊—第五次作业USB3.0+TYPEC模块PCB设计作业评审
PCB Layout
2023-12-12 16:53:15
671
关注
这里差分不耦合,线也走错层了
有差分不满足对内5mil的误差
这里可以这样包
还有线没连完
登录查看更多内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。
相关阅读
嵌入式大杂烩
已关注
Altium Designer(AD)如何捕捉元器件中心位置?
2023-11-30 09:45:41
文章
凡亿Nike
已关注
AD 原理图智能粘贴如何使用?
2020-09-27 14:06:19
文章
PCB鬼才
已关注
90天全能特训班19期AD -lr-2SDRAM
2023-08-04 09:50:00
文章
PCB百晓通
已关注
90天全能特训班22期-曾定宏-Allegro-第二次作业 RJ45网口模块的PCB设计
2024-03-27 10:59:54
文章
凡亿Nike
已关注
AD原理图如何进行ID号的复位?
2020-10-28 14:19:24
文章
进入分区查看更多精彩内容>
精彩评论
暂无评论
发布
暂无评论