凡亿教育-思敏
凡事用心,一起进步
打开APP
公司名片
凡亿专栏 | AD李磊—第五次作业USB3.0+TYPEC模块PCB设计作业评审
AD李磊—第五次作业USB3.0+TYPEC模块PCB设计作业评审

这里差分不耦合,线也走错层了

image.png

有差分不满足对内5mil的误差

image.png

这里可以这样包

image.png

还有线没连完

image.png

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。
相关阅读
进入分区查看更多精彩内容>
精彩评论

暂无评论