USB2.0:
差分走线是需要保持耦合,需要修改,不合格:
USB3.0:
还有一块铜皮存在板外,自己删除下:
此处器件注意整体中心对齐放置:
差分信号打孔换层的过孔两侧打上地过孔:
此处差分需要优化,要耦合走线 :
注意此处焊盘出线,需要从两侧边拉线出去,不能直接从中心拉线出去:
此处的差分打孔换层注意打上地过孔:
差分走线不能出线直角:
并且要保持耦合走线。
差分对内等长误差需要保持5MIL:
差分对内基本都没有等长,需要自己去绕等长,误差为5MIL:
不合格 自己去修改PCB文件。
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169
暂无评论