Altium Designer-弟子计划-高斐龙-百兆网口模块的PCB设计作业
电源输入按照原理图顺序从第一个器件连接
时钟信号走线包地打孔处理
信号线保持3w间距要求
等长绕线从引起不等长端绕线
差分走线尽量耦合，减少不必要绕线
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教：
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
相关阅读
进入分区查看更多精彩内容> 
暂无评论