凡亿专栏 | 想做好EMC设计,去耦电容如何配置?
想做好EMC设计,去耦电容如何配置?

随着时代发展,芯片逐渐高密度化、高性能化,随之而来是愈发严重的电磁干扰问题,对电子工程师来说,做好电磁兼容性(EMC)设计是很有必要的,而EMC设计离不开去耦电容的配置,那么如何配置?

image.png

1、电源入口大容值电解电容

在电源输入端直接跨接一个10uF至100uF的电解电容器,条件允许时优选更大容量(如100uF以上),以有效滤除低频电源噪声。

2、芯片级小容值陶瓷电容

为每个集成电路芯片配置至少一个0.01uF的陶瓷电容器,紧贴芯片电源引脚放置,以快速响应高频噪声,减少电源波动对芯片的影响。

3、高密度布局下的替代方案

当PCB空间有限,无法为每个芯片单独配置陶瓷电容时,可采用每4至10个芯片共享一个1uF至10uF的钽电解电容器,利用其低高频阻抗特性(500kHz-20MHz内阻抗<1Ω)进行去耦。

4、敏感器件特殊处理

对于噪声敏感度高或开关时电流变化剧烈的器件(如ROM、RAM),直接在Vcc与GND之间接入去耦电容,确保电源稳定,减少干扰。

5、引线最小化原则

去耦电容的引线应尽量短,特别是高频旁路电容应避免使用长引线,以减少寄生电感和电阻,提高去耦效果。

6、布局与布线优化

在布局时,将去耦电容尽可能靠近电源引脚,并采用宽而短的电源线与地线,形成低阻抗路径,增强去耦效果。


本文凡亿教育原创文章,转载请注明来源!

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。
相关阅读
进入分区查看更多精彩内容>
精彩评论

暂无评论