运放自激的本质是反馈回路相位与增益的“恶性循环”。通过环路补偿、布局优化和合理选型，可有效打破自激条件。

1. 环路补偿：打破自激条件

反馈端并联电容（Cf）

在反相放大器的反馈电阻（Rf）上并联小电容（0.1pF-100pF），产生相位超前，抵消极点影响。

公式：Cf > Ci（Ci为运放输入电容+杂散电容）。

输出端串联电阻（Rs）

驱动容性负载时，在输出端串联10Ω-100Ω电阻，隔离电容影响，降低环路增益。

适用场景：低速运放（GBW<10MHz）或小电容负载（CL<2000pF）。

2. 布局优化：减少寄生参数

缩短反馈路径：将反馈电阻靠近运放引脚，减少走线电感。

隔离敏感信号：避免高速数字信号与运放输入/输出路径平行走线，降低耦合电容。

电源去耦：在运放电源引脚附近并联0.1μF陶瓷电容+10μF电解电容，抑制电源噪声。

3. 选型与参数调整

选择抗振荡运放：优先选用具有内部补偿的运放（如ADA4807），或查看数据手册中的“容性负载驱动能力”参数。

降低闭环增益：自激常出现在低增益（如电压跟随器）时，可适当增加增益（如反相放大器增益>1）提高稳定性。

本文凡亿教育原创文章，转载请注明来源！