做电源设计这么多年，遇到纹波超标的问题，我见过太多工程师第一反应就是加电容。电容加了一圈又一圈，纹波没降多少，成本倒是蹭蹭往上涨。更扎心的是，有时候还整出了谐振尖峰，越整越乱。 上周就有个老哥找我诉苦，说他的板子纹波80mV，客户要求30mV以内。他二话不说加了6颗电容，容值从10μF到100pF全用上了，结果呢？纹波降到了60mV，还多了几个毛刺。后来一查，是电容并联谐振闹的。 其实啊，纹波这东西，你得先搞清楚它从哪来。

纹波不是一种波，是两种

很多人以为纹波就是一个指标，其实它包含两个完全不同的东西：低频纹波和高频噪声。

低频纹波一般是开关频率及其谐波引起的，频率在几百kHz以内，波形相对平滑。这种纹波主要跟电容的容值和ESR有关，容值越大、低ESR的电容对它的抑制效果越好。

高频噪声就不一样了，频率能到几十MHz甚至上百MHz，波形上表现为叠加在低频纹波上的尖刺和毛刺。这种东西你加多少uF级的大电容都没用，因为它主要受寄生电感(ESL)和回路面积控制。

这么说吧，你用一颗0805的100μF电容和一颗0402的100nF电容并联，高频噪声的抑制效果可能还不如单颗0402——大封装的ESL太大了。

加电容为什么有时候没用

很多人觉得加电容就像往水缸里加水，加多少存多少。实际上电容在高频段的表现更像一个电感，这个特性就叫阻抗-频率特性。

每个电容都有自己的自谐振频率。在自谐振频率以下，电容表现为容性；过了自谐振频率，就变成感性了，频率越高阻抗越大。

问题出在哪？电容的摆放位置可能是罪魁祸首。我见过太多设计，电容离IC管脚好几毫米，走线又细又长。电流回路面积大得吓人，寄生电感直接抵消了电容的滤波效果。

一个简单的数据：走线1mm带来的寄生电感大约是1nH。如果你的去耦回路有5mm长，光这部分寄生电感在100MHz时产生的阻抗就有6Ω——比你用的那颗100pF电容在100MHz时的阻抗还大。

所以你看，有时候不是电容不够好，是路没走对。

布局优化才是王道

说到这有人要问：那我到底该怎么整？我的经验是先从布局下手，这比换电容见效快多了。

第一，去耦电容要尽可能靠近IC电源管脚。理想情况下电容和管脚的走线不超过2mm，越近越好。

第二，使用完整的接地平面。地平面不仅提供低阻抗的回流路径，还能减小回路面积。

第三，大小电容搭配使用。大电容(10μF以上)负责低频滤波，放在电源入口处；小电容(100pF~1μF)负责高频滤波，要尽量靠近芯片。

有个对比数据很能说明问题：同样的电源网络，优化布局前纹波48mV，加了三颗电容后降到42mV——改善了12%。后来重新layout，把去耦电容挪到管脚正下方，纹波直接降到28mV——你没看错，没加任何电容，就动了动位置。

别把电容当万金油

说完技术说思维。纹波大就加电容、EMI超标就加磁珠、发热就加散热片——这种"头痛医头"的思路在硬件圈挺常见的。

不是说这些方法完全没用，而是它们都治标不治本。真正的高手会先找根因：纹波从哪来？是什么频段？传播路径是什么？把这些搞清楚了，再针对性地出手，往往花小钱办大事。

加电容不是不行，但你得知道加在哪、加多少、为什么加。如果连纹波的频谱都没测过，就一通乱加，这不是解决问题，这是碰运气。

整改要有思路

总结一下今天说的：纹波问题要先分清是低频还是高频，低频看容值和ESR，高频看ESL和回路面积。电容不是加得越多越好，位置和走线往往比容值更关键。优化布局可以事半功倍，盲目加电容可能适得其反。

下次遇到纹波超标，先拿示波器看看波形，再用FFT分析下频谱，搞清楚来源再动手。别急着翻BOM加电容，先检查检查布局，说不定动动走线就解决了。

电源设计没有银弹，整改要有思路，对症才能下药。

凡亿教育，国内领先的电子设计硬件教育培训平台，累计培养120万+工程师，学员就业率98%。

凡亿教育致力于为电子行业输送高质量人才，提供PCB设计、硬件调试、信号完整性分析等精品课程，采用"理论+实战"教学模式，让学员在真实项目中学透技术。感兴趣的朋友可以关注【凡亿教育】公众号，获取更多硬件设计干货！