上周帮一个学员看图，原理图都画完了，DRC一跑满屏飘红，全是 "Pin not found"、"Net has only one pin" 这种报错。我过去一看就知道在哪——封装引脚编号和原理图Symbol对不上。

他跟我说"我对着原理图对过好几遍了啊，怎么还报错"。问题就出在"对过好几遍"上：他是对着引脚功能对，没对着引脚编号对。

这其实是新手老手都踩过的坑，今天把引脚分配报错的几种典型情况和盘托出，按这个清单走一遍基本就能定位到。

——— 5个常见问题 + 解决方案 ———

症状：

• 报错 "Pin XXX not found"
• 报错 "Component has extra pin"
• 原理图改了，PCB报错没变化（或反之）

根因：

原理图Symbol的Pin Designator和PCB封装的Pad Designator没对齐。比如原理图Symbol的1脚是RX，PCB封装的1脚焊盘对应的是TX，调个件就废了。

怎么修：

打开PCB库编辑器，把封装引脚编号和原理图Symbol的引脚编号逐个比对。嫌麻烦的话直接双击报错元件，看原理图和PCB的Pin Map是不是一致。

症状：

• 明明原理图改了，PCB布局里元件没动
• 改了网表后报错没消失或多了新的
• 编译原理图后没重新导入

根因：

改完原理图直接点了"保存"，没生成网表，也没在PCB里重新Import。Altium Designer默认不会自动同步。

怎么修：

原理图改完先 Compile → Generate Netlist，再到PCB里 Design → Import Changes From [Project]。把这一步养成肌肉记忆。

症状：

• 多引脚元件（比如QFP、BGA）总是少几个引脚
• 报错集中在电源、地、NC引脚
• 报错 "Pin is not connected"

根因：

原理图Symbol里把电源、地、NC引脚设成了隐藏引脚（Hidden Pin），画原理图时看不见，PCB里也没分配。

怎么修：

打开Symbol库，把隐藏引脚显出来，看清楚每个引脚的Net属性，确保都有对应网络。NC引脚建议挂一个"NC"网络标号，不要留空。

症状：

• 报错 "Multiple net names on same pin"
• 报错 "Net has no driving source"
• 多个GND网络没合并

根因：

原理图里同一个GND，有的写"GND"、有的写"地"、有的写"VSS"，PCB里就被识别成三个独立网络。或者电源符号有多个值（VCC_3V3、VCC3V3、+3V3），不统一就报错。

怎么修：

用 Place → Netlist → Find Sources，或者直接全局搜索"地"、"GND"、"VCC"。把项目里所有电源/地网络标号统一成一套命名规则（推荐GND、VCC_3V3这种）。

症状：

• 从网上下载的封装，跑DRC全是错
• 同一个芯片，原理图对，PCB错
• 引脚数量对得上，位置反的

根因：

第三方库的引脚编号顺序不标准。比如STM32的QFP封装，有的库是逆时针、有的库是顺时针，还有的库把1脚放在左上角而不是左下角。

怎么修：

下载第三方库后，先在Datasheet里查封装尺寸图（Package Outline），自己用IPC-7351的Footprint Wizard重新画一遍。第三方库能参考，但别直接拿来用。

【实战复盘】

去年做一个电机驱动板，原理图画完导入PCB，5个MOS管全部报错 "Pin not found"。我对着原理图看了半小时没找到问题。

后来打开封装库一看——MOS管的Symbol引脚顺序是 1-Gate、2-Drain、3-Source，封装焊盘顺序写成了 1-Drain、2-Gate、3-Source。改完引脚映射，5个报错全没了。

教训：别相信第三方库，封装一定要自己核一遍。

【排查清单】

下次引脚分配报错，按这个顺序走：

• 报错集中在某个元件 → 查封装库引脚编号
• 报错集中在某条网络 → 查网络标号一致性
• 报错集中在电源/地 → 查隐藏引脚分配
• 改完原理图报错没变 → 重新生成网表并Import
• 用的是第三方库 → 自己重新画一遍

引脚分配这事没有捷径，就是核一遍、引脚编号对齐、网表刷一次、命名统一。把这四步做扎实，90%的报错都能消掉。

有具体报错信息想帮忙看的，可以直接评论贴出来。