启云方EDA-蛇形布线

1 单端蛇形布线

在PCB设计中，蛇形布线主要是针对一些高速的并行总线来讲的。由于这类并行总线往往有多条数据信号基于同一个时钟采样，每个时钟周期可能要采样2次（DDR SDRAM），甚至4次，而随着芯片运行频率的提高，信号传输延迟对时序影响的比重越来越大。为了保证在数据采样点（时钟的上升沿或下降沿）能正确采集所有信号的值，必须对信号传输延迟进行控制。蛇形布线的目的就是尽可能地减小所有相关信号在PCB上传输延迟的差异，保证时序的匹配。

图7-1  等长参数设置

（1）在启云方PCB设计软件中，等长布线之前建议完成PCB的连通性检查，并且建立对应的总线网络组，因为等长布线是在既有的布线上进行的，并不是一开始就走成蛇形布线，等长时也是基于一组中的最长线进行的。

（2）执行“Route”→“Tune”命令，激活等长命令，在“Options”面板中设置等长参数，如图7-1所示。

Style：提供3种蛇形布线的样式。

Accordion：折叠线。

Trombone：环绕折叠线。

Sawtooth：锯齿线。

Centered：选择线段中心。

Gap：两条蛇形圆弧线之间的间距，一般需要满足3W（3倍线宽）原则。

Corners：拐角的角度，一般选择45°。

Miter：最小的拐角宽度，一般设置为1倍线宽。

Allow DRCs：等长时允许产生DRC，不建议勾选。

Differentical Pair Phase Tune：勾选可用于差分对之间的对内等长。

Bump Style：有两种模式选择，Line（线）和Arc（圆弧），一般选择Line。

Bump Length（L）：弯折凸线长度，建议大于3倍线宽。

Bump Height（H）：弯折凸线高度，建议大于1倍线距，小于2倍线距。

Length added per bump：增加长度，默认配置，系统会自动计算长度大小。

2 差分蛇形布线

USB、SATA、PCIe等串行信号并没有上述并行总线的时钟概念，其时钟是隐含在串行数据中的。数据发送方将时钟包含在数据中发出，数据接收方通过收到的数据恢复出时钟信号。这类串行总线没有上述并行总线等长布线的概念，但因为这些串行信号都采用差分信号，为了保证差分信号的质量，一般会要求等长布线且按总线规范的要求进行阻抗匹配的控制。

（1）差分蛇形布线类似单端蛇形布线，也是先进行差分布线，再执行“Route”→“Tune”命令，激活等长命令，在“Options”面板中设置等长参数，设置方法与单端蛇形布线相同，如图7-2（a）所示。

（2）单击需要等长的差分布线，并滑动鼠标，即开始差分蛇形布线，如图7-2（b）所示。

图7-2  差分蛇形布线

（a）（b）

（3）为了满足差分对内的时序匹配，一般差分对内也需要进行等长，误差一般要求在5mil以内。在激活等长命令后勾选“Differentical Pair Phase Tune”复选框并对下方参数进行设置，如图7-3（a）所示；或者激活等长命令后，选中需要进行等长的差分布线并右击，选择“Single trace mode”选项，如图7-3（b）所示，对差分布线的其中一根进行绕线。常见差分对内等长方式如图7-4所示。

图7-3  差分布线单根等长命令

（a）（b）

图7-4  常见差分对内等长方式