CMOS电路是集成电路的常见电路之一,也是工程师日常工作中需要重点了解学习的电路之一。若是初学集成电路或IC设计,建议重点学习运用CMOS电路,但小白在设计CMOS常走歪路,所以本文将分享在设计CMOS电路时需要注意哪些地方,才能少走歪路提高设计效率。
CMOS芯片是压敏器件,它的输入阻抗很高,驱动同类电路时,其直流负载是很轻的,主要考虑电平匹配即可。
对总线终端的驱动
高速CMOS系统中,以CMOS驱动总线是很常见的事。工作时不能让总线浮空,而是通过上拉或下拉把总线接到Vcc或Vss上。为了提高工作速度,根据一般充电慢于放电的特点,在实际中大多数采用常态时将总线上拉为高电平的方法。加入上拉电阻后,可以大大减少总线受噪声的干扰,使总线工作在所有三态总线驱动器全部处在三态时,也不会被悬浮起来的状态。
在总线设计中,终端电阻的选择要考虑速度和功耗。总线的工作速度是与总线相关寄生电容和终端电阻形成的RC时间常熟的函数,终端电阻越低,总线工作速度越快,总线功耗也越大。
Motorola建议用户在使用HC MOS IC时,终端电阻的阻值可在1k-1M之间。
所有的导线都具有传输线特性,但并不是对每一根导线都要考虑它的传输线效应。一般认为,只有在驱动器输出波形上升时间和下降时间等于或小于长线(即传输)延时的3倍时,才需要考虑传线效应,这种终端的功耗比较大,往往超过逻辑元件本身的功耗,因此在高速CMOSIC系统中,一般不提倡使用它。
其他注意事项:
①不用的输入端不允许悬空,应根据逻辑需要接VDD或VSS端,或将它们与使用的输入端并联,不允许悬空。
②在工作或测试时,必须先接通电源,在加入信号。工作结束后应先撤除信号,在关闭电源。
③不可在接通电源的情况下插入或拔出器件。
④输入信号不可大于VDD或小于VSS。
⑤焊接时,电烙铁接地要可靠,或使电路铁断电后,用余热快速焊接。
⑥贮存时,一般采用金属箔或导电泡棉将器件各管脚短路。
暂无评论