PCB设计当中，为了满足时序匹配的要求，我们通常对数据总线进行等长，那么等长的时候，我们需要用到蛇形走线，那关于蛇形等长的参数设置及要求是怎么样的呢，我们又需要去学习呢？

我们在进行PCB设计的时候，为了方便我们查看网络连接或者是方便我们进行设计，就会想要让某个铜皮又或者是整个PCB设计中的所有铜皮进行隐藏。 那么我们如何去操作呢？隐藏一块铜皮跟隐藏整个设计中的铜皮操作一样吗？那我们就一起来分析一下吧！ 首先，隐藏铜皮可以是一块铜皮，部分铜皮，和整个设计中的铜皮。那么它们的操作又会不一样。