确定
结果:搜索“
信号完整性
”相关内容
推荐
课程
文章
问答
文库
凡亿助教-小燕
专注电子设计,好文分享
关注
CPLD与MCU并口通信:等长只是冰山一角
工程师常将"数据线等长"视为并行通信的金科玉律,实则这不过是冰山露出水面的一角。真正决定通信成败的,是一整套信号完整性体系。1、等长重要,但远非全部DDR4数据组要求组内等长±5mil,时钟与数据对齐需控制在±10mil以内。这些数字背后,
2026-05-27 09:28:28
文章
凡亿教育刘老师
深度武装自己的大脑,为EDA设计事业贡献力量,乐于助人,想要多学习电子设计技术的可以关注我~
关注
总线终端:并联or串联,肖特基二极管可以吗?
总线信号完整性是高速数字设计的命门。终端电阻选并联还是串联,直接决定信号质量与功耗。而肖特基二极管,正在成为传统电阻方案的强劲对手。1、并联终端:简单但费电在接收端并联电阻到地,使输入阻抗等于传输线特征阻抗Z0,反射被完全吸收。信号以满幅度
2026-05-26 10:13:09
文章
电子芯期天
本平台致力于分享各种电子电路开发设计资料及经验。
关注
简谈印刷电路板上的布局布线原则
印刷电路板(PCB)的合理布局和布线是电子产品设计中的关键环节,直接影响电路的性能、可靠性和制造成本。良好的布局和布线不仅能减少电磁干扰(EMI),提高信号完整性,还能显著提升生产效率。一、合理布局的原则功能模块划分明确将整个电路按功能模块
2026-05-23 15:15:06
文章
嵌入式大杂烩
分享嵌入式电子级设计的经验、心得、程序设计架构及测试
关注
电子新人如何理解信号完整性?
在现代电子设计领域,信号完整性(简称SI) 是一个关键概念,尤其在高速数字电路和高速通信中尤为重要。简单来说,信号完整性指的是信号从发送端传输到接收端过程中的质量和准确性保持情况。它保证信号不会因为传输过程中的干扰、失真或衰减而发生错误,从
2026-05-21 11:38:13
文章
云脑智库
科技自媒体
关注
常见的CAN总线协议面试题
0 评论
130 浏览
2026-05-20 15:51:50
文章
电子电路爱好者
关注
同样入行硬件3年,差距是怎么拉开的?
前几天面试了一个小伙子,简历上写着3年硬件工程师经验。问了他几个基础问题:LDO和DCDC的区别、电源纹波的测量方法、PCB设计时要注意哪些信号完整性问题。他答得磕磕绊绊,好几个问题都答不到点子上。说实话,这种简历我见过不少。干的时间不短,
2026-05-19 16:04:14
文章
嵌入式大杂烩
分享嵌入式电子级设计的经验、心得、程序设计架构及测试
关注
滤波电路仿真没问题,实测就翻车?
仿真曲线漂亮,上板一测全变样。问题不在设计思路,在于你把真实世界想简单了。1、仿真为什么会骗你?理想模型里,电容就是电容,电感就是电感。但真实的电容有ESR和ESL,真实的电感有寄生电容。这些寄生参数在低频时可以忽略,一旦频率上去,它们才是
2026-05-13 10:57:24
文章
小白电子
一个从小白过来的电子工程师,并且想让更多的电子小白变成对国家有用的电子设计工程师
关注
叠层失误:高速信号夹在电源层之间,参考谁才稳
高速信号线的参考平面一旦选错,信号完整性直接崩盘。最典型的坑:把信号夹在两个电源层之间,问参考哪个层?答案可能让你意外。核心原则:最近原则信号的回流电流永远走最近的参考平面。不是电压稳不稳的问题,是物理距离决定的。哪个平面离信号层近,回流就
2026-05-12 11:14:53
文章
电路之家
专注电子、科技分享,对电子领域深入剖解
关注
大厂PCB面试最爱考的SI题,你能答几道?
大厂面PCB工程师,信号完整性是必考题。不是考你背公式,是考你有没有真正理解信号在板子上怎么跑。第一题:为什么走线要参考平面?信号回流走最小电感路径,紧贴参考平面。没参考平面,回流绕远路,环路面积大,辐射强,阻抗还不可控。这是所有SI问题的
2026-05-11 10:47:46
文章
嵌入式大杂烩
分享嵌入式电子级设计的经验、心得、程序设计架构及测试
关注
背钻深度控不准,残桩太多信号反弹怎么办?
在高速PCB设计中,背钻是去除过孔残桩、提升信号完整性的关键工艺。然而,背钻深度控制不当会导致残桩超标,引发信号反射、谐振等问题,严重影响系统性能。1、残桩超标的影响残桩相当于一端开路的传输线,在信号传输中会产生反射。当残桩长度接近信号波长
2026-05-09 10:28:56
文章
凡亿教育刘老师
深度武装自己的大脑,为EDA设计事业贡献力量,乐于助人,想要多学习电子设计技术的可以关注我~
关注
差分对等长控不准?PADS Router这样设置
差分对等长控制是高速PCB设计的关键环节,直接影响信号完整性和系统稳定性。然而,实际布线中常因多种因素导致等长误差超标。本文将结合PADS Router功能,介绍如何将差分对等长误差控制在5mil以内。1、误差来源分析差分对等长误差主要源于
2026-05-08 10:35:10
文章
凡亿教育刘老师
深度武装自己的大脑,为EDA设计事业贡献力量,乐于助人,想要多学习电子设计技术的可以关注我~
关注
DDR5与PCIe5.0设计:Allegro成行业默认之选
在DDR5与PCIe5.0高速接口设计领域,Allegro凭借其技术优势成为行业默认工具,这背后是多重技术特性的支撑。1、信号完整性分析的深度集成DDR5的6.4Gbps数据速率和PCIe5.0的32GT/s信号速率,对信号完整性提出严苛要
2026-05-08 10:31:14
文章
电子电路爱好者
关注
PCB上的过孔打多了,信号反而变差?
很多工程师朋友都有过这样的经历:明明在Layout时打了不少过孔,认为接地做得很充分,结果高速信号测试时波形却一塌糊涂。说起来,这个问题不少人踩过坑,今天就好好聊聊过孔和信号完整性之间的关系。在高速PCB设计中,过孔是个让人又爱又恨的东西。
2026-05-07 16:36:33
文章
电子攻城狮之路
关注
铺铜避让不干净,检查这个选项
在PCB设计中,铺铜避让(即铜皮与关键元件、信号线保持安全距离)是保障信号完整性与可靠性的重要环节。若避让不干净,可能引发短路、串扰甚至功能失效。本文聚焦如何高效检查并解决铺铜避让问题。1、避让不干净的典型风险短路风险:铜皮与焊盘、过孔间距
2026-04-30 10:32:26
文章
电子攻城狮之路
关注
射频走线50欧姆控死后,回流地孔为何更关键?
在射频PCB设计中,50欧姆阻抗控制是基础标准,但仅实现阻抗匹配远不够。当阻抗被严格锁定后,回流地孔的作用愈发凸显,成为保障信号完整性的关键。1、阻抗匹配的局限性50欧姆阻抗通过调整线宽、介质厚度等参数实现,但实际设计中存在物理限制。例如,
2026-04-30 09:56:30
文章
嵌入式大杂烩
分享嵌入式电子级设计的经验、心得、程序设计架构及测试
关注
信号过孔反焊盘尺寸优化:如何避免挖穿参考平面?
在高速PCB设计中,信号过孔的反焊盘(Anti-pad)尺寸直接影响信号完整性和电源完整性。反焊盘过大会挖穿参考平面,导致阻抗突变和EMI问题;过小则可能引发短路风险。如何平衡两者成为关键设计挑战。1、反焊盘的核心作用反焊盘是过孔焊盘与参考
2026-04-29 11:39:13
文章
嵌入式大杂烩
分享嵌入式电子级设计的经验、心得、程序设计架构及测试
关注
高速信号设计:跨分割平面等于开天线?
在高速PCB设计中,信号回流路径是影响信号完整性和电磁兼容性的关键因素。当信号跨分割平面时,其回流路径被阻断,可能引发类似天线的辐射效应,导致EMI超标。1、回流路径的基本原理高速信号的回流路径通常选择阻抗最低的路径,尤其是高频信号会紧贴信
2026-04-29 10:23:56
文章
嵌入式大杂烩
分享嵌入式电子级设计的经验、心得、程序设计架构及测试
关注
通孔、背钻、盲埋孔的寄生电容你算过吗?
在高速PCB设计中,过孔的寄生电容直接影响信号完整性。通孔、背钻与盲埋孔因结构差异,寄生特性各不相同,需针对性优化。1、通孔的寄生电容通孔的寄生电容主要来自焊盘与地层的平板电容效应,计算公式为:C ≈ 1.41εTD1/(D2-D1)其中,
2026-04-29 10:21:40
文章
凡亿教育刘老师
深度武装自己的大脑,为EDA设计事业贡献力量,乐于助人,想要多学习电子设计技术的可以关注我~
关注
没有高速板经验,怎么说服面试官?
高速PCB设计门槛高,许多求职者因缺乏项目经验被拒。但通过展示学习能力、迁移思维和成长规划,仍可说服面试官给予机会。1. 突出基础能力迁移性强调对信号完整性(SI)、电源完整性(PI)等底层原理的理解。例如:即使未设计过高速板,但熟悉传输线
2026-04-28 10:37:54
文章
电路之家
专注电子、科技分享,对电子领域深入剖解
关注
别只盯着数字电路,模拟反射更棘手
在信号完整性分析中,数字电路的时序、串扰等问题常被重点关注,但模拟信号的反射问题往往更隐蔽且难处理,对系统性能影响显著。1、模拟信号反射的成因模拟信号对阻抗变化极为敏感。当信号沿传输线传播时,若遇到阻抗不连续点(如线宽突变、连接器接口、换层
2026-04-25 11:14:30
文章