为什么要在 PCB 上进行屏蔽设计？首先是极致的性价比。 在电子组装的最底层级——即 PCB 上进行屏蔽，不仅成本最低，增加的重量也最少。相比之下，如果在模块或机箱层级进行屏蔽，成本往往是 PCB 级的十倍以上。其次是高密度集成的必然要求。 随着表面贴装器件（SMD）持续微型化和 PCB 密度的提升

做开关电源设计的人都知道，传导干扰是个让人头疼的问题。整改起来费时间、费成本，很多时候加了 EMI 滤波器、换了屏蔽罩，效果还是不理想。其实，传导干扰的根源往往在功率环路的布局上。功率环路的面积越大、走线越长，产生的电磁干扰就越严重。说白了

EMC辐射骚扰整改，两天时间把主控芯片加屏蔽罩、晶振做包地、电源输入加滤波器，能想到的招全上了，测出来骚扰还是超。再三确认每一步都做到位了，最后用近场探头顺着板子扫了一遍，发现在一根排线附近场强最高。换了这根排线的走向，骚扰直接降了10dB

痛点同事调EMC，整整改了两天，示波器探头、频谱分析仪、近场探头轮番上，换屏蔽罩、加磁环、调时钟走线，愣是没把辐射骚扰那个尖峰压下去。最后把板子翻过来一看，板内一根扁平排线裸奔着从MCU伸到外接传感器，问题就出在这儿。这种情况我见过不止一次

时钟走线两侧加了地线包围，本想屏蔽干扰，结果辐射测试反而超标。不是地线没用，是你把它变成了天线。1、包围地变成了环形天线时钟线两侧各跑一根地线，如果两端都接地，恭喜，你造了一个环路天线。时钟信号是方波，高频谐波丰富。这些谐波电流在环路中流动

很多工程师把屏蔽罩当成EMC整改的"万能药"，盖上去信心满满，结果频谱仪上的线不降反升。问题出在哪？一、接触不良，屏蔽罩变天线屏蔽罩与PCB屏蔽框之间如果接触不紧密，会形成时而开路、时而短路的"开关效应"。开关是非线性器件，必然产生谐波。更

很多工程师把包地当作时钟布线的万能药，但包地没做好，不仅没用，还可能让EMI更糟糕。1、包地的本质是什么？包地是锦上添花，不是雪中送炭。它的核心作用是提供低阻抗回流路径和电磁屏蔽。但这一切的前提是——你得有一个完整的地平面。没有完整地平面，

做硬件工程师这么多年，见过太多项目在EMC测试环节栽跟头。有时候一个问题改来改去，芯片换了、线宽调了、屏蔽罩也加上了，折腾大半个月还是过不了。其实说句实在话，80%的EMC干扰问题，在布局阶段就已经埋下了根。说白了，PCB布局才是EMC设计

场景引入：整改了三个月，问题还在最近有个学员跟我诉苦，说他们的产品在做EMC认证时，辐射发射始终过不了。整改了三个月，换了屏蔽线、加了滤波器、甚至是PCB板都重新布线了，测试结果依然不理想。最后他拿着整改报告来找我，让我帮忙看看问题出在哪。

开关电源一上电，示波器探头还没搭上去，辐射超标的数据就先跳出来了。频谱仪上那根怎么也压不下去的包络曲线，让多少工程师熬红了眼。翻开整改报告，密密麻麻写着辐射超标 10dB，整改措施列了一串，加屏蔽线、套磁环、铺地铜——能想到的都试了，效果还