1、在ad24的PCB设计中，按完快捷键TM之后，复位了错误标志，该如何再显示DRC报错？尝试之后，有些地方存在drc问题，但不报错，只有去移动的时候才会重新报错。该怎么解决？2、在X signals等长走线中，为什么会有这些飞线？该怎么关

大家好！请教个问题，我新建了XSIGNAL 类，选择了最长的一根线作为基准，规则里设置了这个类的线长都在这条线的±1mm，其他的线以它为目标绕等长，有什么办法可以清晰的看到长度绕够了呢，现在我绕等长的时候老是没有提示，绕一点要去看下左边框里

STM32F429外接SDRAM和NAND Flash时数据线和地址线有必要做等长吗？

都是在U1和U2中间通过一个电阻的，我用另外的电脑不同版本也是有些没有添加到xSignals上面的

在做布线等长的时候，用sigXploree操作，就会出现这个错误，是为什么,我已经更改过编辑器为High speed 了

Xsignal 做等长的时候 ，其他层的线也会显示灰色，这样看到眼睛好花，我看视频郑老师显示还比较正常，请问这个怎么处理啊？

今天不知道怎么回事，一绕蛇形等长的差分软件就显示错误，重启好几次了[抓狂],<?xml version="1.0"?>

AD21的蛇形等长线如何批量更改线宽，用相似对象的方法修改不了

应该是先等长再修线，还是先修线再等长？

等长里面等长延时：Actual Margin Length这3个长度跟实际测试NET总长不一样，这3个值到底是什么意思？

传输速度越快，误差要求越小？DDR2的数据线等长误差范围为±25mil，那DDR3的数据线等长误差范围是多少呢？

一组等长，只有一个个添加不上去规则，这个要怎么设置呀？老师，一组等长，只有一个添加不上去规则，这个要怎么设置呀？

4层核心板视频讲解flash地址线等长的时候，为什么A15-A19这几根线按照2800mil走，而不是参考A0-A14的长度，这样A0-19长度不一样，信号延时不是不相等吗？

一块DDR3的数据线，数据线的长度差在50mil内，是指所有的数据线都在同一个50mil误差内，还是LD和UD各自在50mil误差内？比如LD在1000mil~1050mil，UD在2000~2050mil内，这种布线可行吗？

蛇形走线最后一步要怎么操作

等长约束规则里显示的网络长度和网络属性里的长度为什么不一致，怎么才能让它们一致