开关电源广泛应用于单片机、嵌入式控制板、通信设备和工业电子产品。很多初学者能够按照参考电路完成设计，却不知道样板完成后应该测量哪些参数，也容易把“输出电压正常”等同于“电源工作稳定”。实用的硬件培训应覆盖输入输出电压、纹波、效率、负载瞬态、

在PCB设计中，电源网络并不是把电源引脚连接起来就算完成。随着芯片工作频率提升、供电电压降低和瞬态电流增大，电源网络的压降、纹波、寄生电感和回流路径都会影响系统稳定性。电源设计不合理，可能导致处理器复位、通信异常、采样噪声增加或高速接口误码

一块板子电源纹波偏大，很多人第一反应是换芯片、换电感、加电容。这个方向不能说错，但经常不是最先该动的地方。按我的经验，很多DC-DC电源问题最后都能回到PCB布局：输入电容离得远，SW节点铺得太大，反馈线从噪声区穿过去，地回流绕了一大圈。原

很多工程师在PI仿真时面对一个灵魂拷问——电容加到多少个才算够？答案不是拍脑袋，而是让仿真告诉你。1、纹波从哪来？芯片输出级的MOS管在切换瞬间，上下管会短暂同时导通，产生30到100mA的尖峰电流。这股电流撞上电源线的寄生电感，电压就被拉

辐射发射超标，套磁环是最常见的"急救操作"。但一个又一个往上加，频谱纹丝不动，问题出在哪？1、磁环只治一种病磁环的本质是共模扼流圈，只对共模电流有效，对差模噪声几乎无感。套了没效果，无非两种可能：一是超标根源是差模噪声，比如电源纹波、信号沿

万用表量VREF，3.3V纹丝不动。但ADC采样值依然上下乱窜。很多人卡在这里，以为是参考电压的锅，其实真正的凶手藏在你看不到的地方。1、真相：万用表骗了你万用表只能测直流平均值，高频纹波完全看不见。用示波器一抓，VREF上可能叠着几十mV

磁珠选型，很多人只盯着100MHz标称阻抗看。结果阻抗是够了，电源却开始振荡、纹波炸裂。问题不在磁珠本身，在你选错了类型。陷阱一：用“瘦高型”磁珠滤电源磁珠阻抗曲线分两种。"瘦高型"在窄频点阻抗极高，但频带很窄，适合信号线去谐波。电源噪声是

多相电源跑满负载后，某一相电感烫手，另一相却冷冷清清。这不是玄学，是均流失衡。但锅该甩给相位交错，还是电感选型？答案可能出乎你意料。先给结论：电感选型和PCB布局背大锅，相位交错是无辜的。相位交错本身是降低纹波的精妙设计。N相系统中各相错开

纹波超标，换大电容没用，减小电感也没用。真正的罪魁祸首，往往藏在ESR这个参数里。1、纹波的两大来源DCDC输出纹波由两部分组成：电容充放电引起的电压波动，和ESR上的压降。很多人只关注容值，却忽略了ESR产生的压降直接叠加在纹波上。公式很

数字电路中，同步开关噪声（SSN）是电源纹波飙升的元凶。当大量输出驱动器同时翻转，瞬态电流在电源平面激起剧烈电压波动，轻则逻辑误判，重则系统崩溃。去耦电容的布局，绝非随意摆放，而是有公式可循的系统工程。一、SSN为何让纹波失控当芯片I/O同

设计有源滤波器时，Q值往往被视为"越高越好"的参数。然而在实际电路中，过高的Q值会让阶跃响应产生剧烈过冲，直接导致信号削波、系统失稳，甚至损坏后级器件。1、Q值到底意味着什么？Q值是谐振频率与带宽的比值，代表能量存储与损耗之比。Q=0.70

你精心设计了低通滤波器，仿真完美，实测却满屏毛刺。问题往往不在滤波器本身，而在你选的那颗电容。1、ESR：隐藏的纹波放大器ESR是等效串联电阻，它直接决定纹波电压的大小。公式很简单：V = I × ESR。100mV的电源纹波，经过高ESR

前几天面试了一个小伙子，简历上写着3年硬件工程师经验。问了他几个基础问题：LDO和DCDC的区别、电源纹波的测量方法、PCB设计时要注意哪些信号完整性问题。他答得磕磕绊绊，好几个问题都答不到点子上。说实话，这种简历我见过不少。干的时间不短，

上周五晚上十点，我蹲在实验室盯着一块刚回流的Buck电路板，示波器上那该死的纹波怎么都压不下去。12V输入，5V输出，理论上稳稳当当的电源，纹波愣是飙到了80mV。我第一反应是电容不够。于是一通操作猛如虎，又并上去3个0.1μF、2个10μ