PCB培训不能只停留在把网络连接完成。随着接口速率提高、器件边沿变快和板卡尺寸缩小，PCB Layout会直接影响信号完整性、电源稳定性、电磁兼容性和产品可靠性。即使电路原理图正确，如果叠层、回流路径、去耦或关键走线处理不合理，板卡仍可能出

PCB培训通常从两层板入门，但当项目复杂度提高后，学习者会逐渐接触多层PCB设计。多层PCB常用于接口较多、信号密度较高、电源要求更稳定、EMC要求更严格的硬件产品中。相比两层板，多层板不仅是层数增加，更重要的是设计思路发生变化。多层PCB

EMC辐射骚扰整改，两天时间把主控芯片加屏蔽罩、晶振做包地、电源输入加滤波器，能想到的招全上了，测出来骚扰还是超。再三确认每一步都做到位了，最后用近场探头顺着板子扫了一遍，发现在一根排线附近场强最高。换了这根排线的走向，骚扰直接降了10dB

痛点同事调EMC，整整改了两天，示波器探头、频谱分析仪、近场探头轮番上，换屏蔽罩、加磁环、调时钟走线，愣是没把辐射骚扰那个尖峰压下去。最后把板子翻过来一看，板内一根扁平排线裸奔着从MCU伸到外接传感器，问题就出在这儿。这种情况我见过不止一次

时钟走线两侧加了地线包围，本想屏蔽干扰，结果辐射测试反而超标。不是地线没用，是你把它变成了天线。1、包围地变成了环形天线时钟线两侧各跑一根地线，如果两端都接地，恭喜，你造了一个环路天线。时钟信号是方波，高频谐波丰富。这些谐波电流在环路中流动

外壳明明接了保护地，ESD一打，内部芯片照样挂。不是地没接好，是你的地根本没来得及"接住"那一击。1、问题出在速度ESD放电时间是纳秒级，上升沿不到1纳秒。这么快的瞬态，电流不会老老实实走低阻抗的保护地线。它走的是阻抗最低的路径，而纳秒级下

EMC整改最怕的不是噪声大，而是分不清噪声从哪来。近场探头一扫，频谱上一片红，到底是差模还是共模？判断错了，滤波器加再多也白搭。1、先记住本质区别差模干扰，电流在两根线之间"一进一出"，方向相反、大小相等，像两个人掰手腕。共模干扰，电流在所

电机驱动是EMC重灾区。一上电，电源线上尖峰密布，传导辐射双双超标。问题出在哪？1、尖峰从哪来？换向火花是元凶。 有刷电机电刷与换向器接触瞬间，电弧放电产生数百MHz的高频脉冲，直接窜入电源线。PWM开关是帮凶。 MOSFET高速切换，di

很多工程师坚信，晶振下面铺一整块地平面就能压住辐射。实测结果却狠狠打脸。问题不在有没有地，而在地怎么用。一、地平面被挖断，等于没铺晶振下方如果有机械开槽、定位孔，地平面就不连续了。高频回流路径被切断，环路面积暴增，辐射不降反升。实测案例中，

同样的电路，换成四层板EMC测试一次过，双层板却反复整改失败。问题不在设计能力，而在板层结构的先天缺陷。一、没有完整地平面，回流路径全靠猜四层板中间两层是完整的GND和电源平面，高频电流自动在最近的平面层回流，环路面积极小。双层板没有内电层

很多工程师认为，去耦电容贴着芯片管脚放就万事大吉。现实却狠狠打脸——辐射照样超标。问题出在哪？一、距离近，不等于寄生电感小电容离芯片管脚物理距离短，但如果接地过孔绕了远路，寄生电感照样很大。根据参考数据，自由空间导线电感约每英寸1nH。4英

EMC整改中，接地是最常被提到的手段，却也是最容易"翻车"的环节。很多工程师困惑：地线明明接了，高频噪声为何依然肆虐？问题往往不在"有没有接地"，而在"怎么接的"。一、你的地线，在高频下可能是根"天线"地线不是理想导体。每英寸导线约有20n

很多工程师把屏蔽罩当成EMC整改的"万能药"，盖上去信心满满，结果频谱仪上的线不降反升。问题出在哪？一、接触不良，屏蔽罩变天线屏蔽罩与PCB屏蔽框之间如果接触不紧密，会形成时而开路、时而短路的"开关效应"。开关是非线性器件，必然产生谐波。更

浪涌测试反复烧芯片，压敏电阻明明选了，就是压不住。多数人栽在一个参数上：只看标称电压，不看钳位电压。1、标称电压不等于保护电压这是最常见的错误。14V标称的压敏电阻，钳位电压在浪涌电流下可能飙到40V甚至更高。你给12V电源选了14V压敏，