最近这段时间，AI 数据中心的供电架构、PCB 自动化和高密度封装都在往前推。你会发现一个很现实的变化：板子越来越小，电流越来越大，噪声越来越难缠。这个时候，很多工程师第一反应还是“地线怎么画”，但真正该问的是“电流到底怎么回”。单点接地、

功放一上电就自激，输出频谱上一堆杂散，功率读数飘来飘去，机器差点烧掉。偏置电路的电阻电容查了三遍，换了几个管子还是老样子。这类问题在功放调试里很常见，真正的问题往往不在偏置本身，而藏在反馈回路、供电去耦和接地里。先搞清楚自激的根在哪功放自激

时钟走线两侧加了地线包围，本想屏蔽干扰，结果辐射测试反而超标。不是地线没用，是你把它变成了天线。1、包围地变成了环形天线时钟线两侧各跑一根地线，如果两端都接地，恭喜，你造了一个环路天线。时钟信号是方波，高频谐波丰富。这些谐波电流在环路中流动

外壳明明接了保护地，ESD一打，内部芯片照样挂。不是地没接好，是你的地根本没来得及"接住"那一击。1、问题出在速度ESD放电时间是纳秒级，上升沿不到1纳秒。这么快的瞬态，电流不会老老实实走低阻抗的保护地线。它走的是阻抗最低的路径，而纳秒级下

RE辐射发射超标，接口线上加了一堆共模电感和滤波电容，结果频谱仪上一看，改善不到3dB。继续加料，电感换更大的，电容并更多的，还是压不住。折腾了两个星期，最后把连接器外壳好好接到机壳地上，那个恼人的尖峰直接消失了。这种事不少见。接口滤波加了

很多工程师认为，去耦电容贴着芯片管脚放就万事大吉。现实却狠狠打脸——辐射照样超标。问题出在哪？一、距离近，不等于寄生电感小电容离芯片管脚物理距离短，但如果接地过孔绕了远路，寄生电感照样很大。根据参考数据，自由空间导线电感约每英寸1nH。4英

EMC整改中，接地是最常被提到的手段，却也是最容易"翻车"的环节。很多工程师困惑：地线明明接了，高频噪声为何依然肆虐？问题往往不在"有没有接地"，而在"怎么接的"。一、你的地线，在高频下可能是根"天线"地线不是理想导体。每英寸导线约有20n

做过PCB设计的人都知道，接地是EMC的命门。但很多人对接地的理解停留在把地连上就行，至于怎么连、连在哪儿、连几个点，往往一笔带过。结果板子打回来，EMC测试一塌糊涂，反复整改找不到原因，最后才恍然大悟——问题出在接地方式上。其实接地方式的

板子一上系统，温度采集就乱跳，通信信号就飘移——问题往往不在信号，而在电源没隔开。1、根源：共地干扰12V驱动电机和5V采集电路共用一个地，大电流一跑，地线上就产生电压波动。这波动顺着公共地线，直接灌进敏感电路。你以为是信号问题，其实是电源

地线布了三天，仿真没问题，实测全是噪声。问题不在地线本身，在你搞错了一个前提。1、先说结论能连，而且必须连。数字地和模拟地不连，才是最大的坑。2、为什么不能分开？很多教程说"数字地和模拟地要分开，单点连接"。这话对了一半。分开是对的，但单点

输入端明明接地，输出却自己往上跑。这不是鬼故事，是每个硬件工程师都踩过的坑。1、罪魁祸首：温度一句话结论：温度变化是零点漂移的第一主因。晶体管的β值、Vbe、Icbo这些参数，全都对温度极度敏感。环境温度哪怕波动几度，静态工作点就开始偏移。

你买了一颗CMRR高达120dB的仪表放大器，结果实测共模抑制连40dB都不到。别怀疑芯片，先看看你的REF引脚接对了没有。1、REF引脚到底是干嘛的REF引脚决定输出的直流基准电位。很多人把它直接接地，觉得省事。但问题是，地不是理想零电位

场景引入：整改了三个月，问题还在最近有个学员跟我诉苦，说他们的产品在做EMC认证时，辐射发射始终过不了。整改了三个月，换了屏蔽线、加了滤波器、甚至是PCB板都重新布线了，测试结果依然不理想。最后他拿着整改报告来找我，让我帮忙看看问题出在哪。

一、每个硬件工程师都踩过接地的坑电路原理图检查了一遍又一遍，器件参数核对得仔仔细细，原理上完全没问题，可板子一上电，要么芯片莫名复位，要么信号串扰得一塌糊涂，要么EMC测试时辐射超标。折腾半天，最后发现根源居然是——接地出了问题。二、接地到

模拟电路最怕什么？噪声。而噪声的源头，往往就是那条看似不起眼的地线。1、地回路地回路的本质是电流在闭合环路中流动时，因地线阻抗产生压降，导致不同接地点电位不等。这个压降会直接叠加到敏感信号上。一个10mV的地电位差，对精密ADC来说就是灾难