ESD器件选了低电容，高速眼图为什么还是变差？高速USB、HDMI、SerDes加ESD保护后眼图变差，不能只盯器件标称电容。保护器件的封装焊盘、支路长度、参考平面、接地回路和摆放方式，都会变成通道的一部分。低电容只是第一关，真正要看的是整

最近这段时间，AI 数据中心的供电架构、PCB 自动化和高密度封装都在往前推。你会发现一个很现实的变化：板子越来越小，电流越来越大，噪声越来越难缠。这个时候，很多工程师第一反应还是“地线怎么画”，但真正该问的是“电流到底怎么回”。单点接地、

功放一上电就自激，输出频谱上一堆杂散，功率读数飘来飘去，机器差点烧掉。偏置电路的电阻电容查了三遍，换了几个管子还是老样子。这类问题在功放调试里很常见，真正的问题往往不在偏置本身，而藏在反馈回路、供电去耦和接地里。先搞清楚自激的根在哪功放自激

时钟走线两侧加了地线包围，本想屏蔽干扰，结果辐射测试反而超标。不是地线没用，是你把它变成了天线。1、包围地变成了环形天线时钟线两侧各跑一根地线，如果两端都接地，恭喜，你造了一个环路天线。时钟信号是方波，高频谐波丰富。这些谐波电流在环路中流动

外壳明明接了保护地，ESD一打，内部芯片照样挂。不是地没接好，是你的地根本没来得及"接住"那一击。1、问题出在速度ESD放电时间是纳秒级，上升沿不到1纳秒。这么快的瞬态，电流不会老老实实走低阻抗的保护地线。它走的是阻抗最低的路径，而纳秒级下

RE辐射发射超标，接口线上加了一堆共模电感和滤波电容，结果频谱仪上一看，改善不到3dB。继续加料，电感换更大的，电容并更多的，还是压不住。折腾了两个星期，最后把连接器外壳好好接到机壳地上，那个恼人的尖峰直接消失了。这种事不少见。接口滤波加了

很多工程师认为，去耦电容贴着芯片管脚放就万事大吉。现实却狠狠打脸——辐射照样超标。问题出在哪？一、距离近，不等于寄生电感小电容离芯片管脚物理距离短，但如果接地过孔绕了远路，寄生电感照样很大。根据参考数据，自由空间导线电感约每英寸1nH。4英