截止频率够低，带外杂散怎么还会折回通带？ADC前端的低通截止频率已经压在目标带宽外，FFT里却还是冒出一根稳定的低频杂散。这个现象很容易被误判成电源纹波或数字串扰。核心判断是：抗混叠滤波器不能只看−3dB截止点，它必须在所有“会折回目标带宽

一块板子电源纹波偏大，很多人第一反应是换芯片、换电感、加电容。这个方向不能说错，但经常不是最先该动的地方。按我的经验，很多DC-DC电源问题最后都能回到PCB布局：输入电容离得远，SW节点铺得太大，反馈线从噪声区穿过去，地回流绕了一大圈。原

很多工程师在PI仿真时面对一个灵魂拷问——电容加到多少个才算够？答案不是拍脑袋，而是让仿真告诉你。1、纹波从哪来？芯片输出级的MOS管在切换瞬间，上下管会短暂同时导通，产生30到100mA的尖峰电流。这股电流撞上电源线的寄生电感，电压就被拉

辐射发射超标，套磁环是最常见的"急救操作"。但一个又一个往上加，频谱纹丝不动，问题出在哪？1、磁环只治一种病磁环的本质是共模扼流圈，只对共模电流有效，对差模噪声几乎无感。套了没效果，无非两种可能：一是超标根源是差模噪声，比如电源纹波、信号沿

纹波超标，换大电容没用，减小电感也没用。真正的罪魁祸首，往往藏在ESR这个参数里。1、纹波的两大来源DCDC输出纹波由两部分组成：电容充放电引起的电压波动，和ESR上的压降。很多人只关注容值，却忽略了ESR产生的压降直接叠加在纹波上。公式很

数字电路中，同步开关噪声（SSN）是电源纹波飙升的元凶。当大量输出驱动器同时翻转，瞬态电流在电源平面激起剧烈电压波动，轻则逻辑误判，重则系统崩溃。去耦电容的布局，绝非随意摆放，而是有公式可循的系统工程。一、SSN为何让纹波失控当芯片I/O同

你精心设计了低通滤波器，仿真完美，实测却满屏毛刺。问题往往不在滤波器本身，而在你选的那颗电容。1、ESR：隐藏的纹波放大器ESR是等效串联电阻，它直接决定纹波电压的大小。公式很简单：V = I × ESR。100mV的电源纹波，经过高ESR

前几天面试了一个小伙子，简历上写着3年硬件工程师经验。问了他几个基础问题：LDO和DCDC的区别、电源纹波的测量方法、PCB设计时要注意哪些信号完整性问题。他答得磕磕绊绊，好几个问题都答不到点子上。说实话，这种简历我见过不少。干的时间不短，