板子冒烟，十有八九不是芯片的锅，而是过孔没打够。大电流路径上，过孔数量不足是新手最常踩的坑。1、过孔为什么是瓶颈？单个过孔的导电截面积远小于同宽走线。0.3mm孔径过孔，1oz铜厚，温升10°C时载流仅约1A。实际安全值还要打五折，约0.5

多相电源跑满负载后，某一相电感烫手，另一相却冷冷清清。这不是玄学，是均流失衡。但锅该甩给相位交错，还是电感选型？答案可能出乎你意料。先给结论：电感选型和PCB布局背大锅，相位交错是无辜的。相位交错本身是降低纹波的精妙设计。N相系统中各相错开

等长不等于等延迟，抖动和Skew不算清楚，系统随时崩盘。1、抖动是时间轴上的心跳不齐随机抖动来自热噪声，服从高斯分布；确定性抖动来自串扰和电源噪声。普通晶振抖动约正负50ps，10Gbps接口中足以让眼图闭合。2、Skew是空间上的到达不同

后台经常收到类似的问题：我想入行硬件，但不知道该学PCB设计、电源开发还是EMC整改，每条赛道看着都有机会，选错了怕浪费时间，选对了又怕坚持不下去。说白了，这个问题90%的新手都会遇到。硬件行业不像软件，方向一选基本就定了后续几年的成长路径

画PCB这件事，入门不难，但踩坑太容易了。很多人从原理图导入到出Gerber，整个流程跑通了就觉得自己会画板子，结果板子打回来不是这里啸叫就是那里干扰，严重的一上电直接烧器件。其实回过头看，大多数问题都出在一些低级错误上。这些错误本身不难理

1mil等长被奉为PCB设计的金科玉律，但这笔账，真的算对了吗？1、等长的本质是等时，不是等长差分信号靠两根线的电压差传递信息。长度不一致，到达时间就有偏差，这个偏差叫时延差（Skew）。接收端一旦无法准确识别交叉点，误码率直接飙升。核心公

印刷电路板（PCB）的合理布局和布线是电子产品设计中的关键环节，直接影响电路的性能、可靠性和制造成本。良好的布局和布线不仅能减少电磁干扰（EMI），提高信号完整性，还能显著提升生产效率。一、合理布局的原则功能模块划分明确将整个电路按功能模块

公式没算错，元件值没选错，但实测截止频率和理论差了几十倍。问题大概率出在你没算进去的寄生电容上。1、寄生电容从哪来？PCB走线本身就是电容。两根平行走线，间距1mm、长度10mm，寄生电容约0.2pF。看着不起眼，但如果你设计的是100kH

前几天面试了一个小伙子，简历上写着3年硬件工程师经验。问了他几个基础问题：LDO和DCDC的区别、电源纹波的测量方法、PCB设计时要注意哪些信号完整性问题。他答得磕磕绊绊，好几个问题都答不到点子上。说实话，这种简历我见过不少。干的时间不短，

很多工程师在AD中设置了等长规则，布线完成后DRC依然飘红。不是规则没设，而是约束层级搞错了。核心原因：约束优先级被"截胡"AD的规则体系是分层级的，优先级从高到低依次为：区域规则 > 网络类规则 > 层别规则 > 全局规则你设置的等长规则

打开封装管理器，发现好几个元件的Footprint栏空空如也，编译直接报红。这是新手最常撞的墙，但解决起来并不难。1、根源：不是没画封装，是没绑上去AD的元件由两部分组成：原理图符号加PCB封装。封装缺失通常就三种情况。第一，元件属性里Fo

每页都放了网络标签，结果DRC一跑全是红色警告，网络根本没连上。问题不在标签，在你没搞懂AD的跨页连线规则。1、根本原因：两种标签，作用完全不同AD里有两种标签，很多人混着用。Net Label（网络标签）：只在同一张原理图内有效。换页就断

原理图改完点更新PCB，结果走线全部消失，焊盘还在线没了。这不是AD出bug，是你跳过了ECO，直接暴力覆盖了。1、走线为什么会消失？AD默认有两种更新方式：直接覆盖（非ECO）：原理图直接改写PCB，不管你原来画了什么，全部按原理图重来。

从原理图复制一组元件到PCB，结果位号全变成R?、C?，别慌，这是AD的正常保护机制。搞懂以下三步，立刻恢复正常。问号是怎么来的？AD在粘贴元件时，为避免位号冲突，会自动将位号重置为"字母+?"格式。这不是BUG，是防重复的安全策略。第一步

泪滴补完后走线像面条一样乱跑，大概率不是泪滴的问题，而是你没锁住该锁的东西。1、问题出在哪？泪滴本身是额外几何体。补完之后，它和原始走线变成了独立对象。推线时软件默认只拖动选中部分，泪滴和走线脱节，自然就乱了。2、关键：锁定功能分三层很多人

导出的STEP模型在目标软件里"飘在天边"？十有八九是坐标系在作怪。本文直接给你可落地的解决方案。根源在哪？STEP文件本身不自带"世界坐标系"。它只记录几何体相对于自身内部原点的描述。当MCAD软件的建模原点与目标软件（AD、Lightt

译码器输出悬空，看似什么都没接，实则暗流涌动。功耗和噪声都会找上门，但要说哪个更要命，答案很明确。1、悬空等于什么？对于TTL电路，输出悬空相当于正逻辑"1"。但这不是安静的高电平，而是一个随时可能被干扰撬动的脆弱状态。CMOS虽然静态电流

你以为走线只是一根导线？在高频下，它是电容、电感和电阻的集合体，相位就是这样被偷偷吃掉了。1、分布参数有多大？FR4板上，走线每厘米约有1pF分布电容，7nH分布电感。一根20厘米的走线，光它自己就有约2pF电容和14nH电感。加上负载电容