PCB板设计的最大难点无疑是布局布线环节，其中之一是信号线布置的接地技巧，既要保证信号间的干扰因素不影响后续正常运行，也要保证信号不会受到其他设备的干扰影响，所以今天我们来聊聊PCB设计的电磁兼容（EMC）技巧。

不相容的信号线(数字与模拟、高速与低速、大电流与小电流、高电压与低电压等)应相互远离，不要平等走线。分布在不同层上的信号线走向应相互垂直。这样可以减少线间的电场和磁场耦合干扰。

信号线的布置最好根据信号的流向顺序安排。一个电路的输出信号线不要再折回输入信号线区域。

高速信号线要尽可能地短。以免干扰其他信号线。在双面板上，必要时可在高速信号线两边加隔离地线。多层板上所有高速时钟线都应根据时钟线的长短，采用相应的屏蔽拈施。应考虑信号线阻抗匹配问题。所谓阻抗匹配就是信号线的负载应与信号线的特性阻抗相等。特性阻抗与信号线的宽度、与地线层的距离以及板村的介电常数等物理因素有关，是信号线的固有特性。阻抗不匹配将引起传输信号的反向，使数字波形产生振荡，造成逻辑混乱。通常信号线的负载是芯片，基本稳定。造成不匹配的原因主要是信号线走过程中本身的特性阻抗的变化，例如走线的宽窄不一,走线拐弯，经过过孔等。所以，布线时应采取以下措施，使得信号线全程走线的特性阻抗保持不变：

1、高速信号线布置在同一层 上,不经过过孔.一般数字信号线应避免穿过二个以上的过孔。

2、信号线拐90°直角会产生特性阻抗变化,所以拐角处应设计成弧形或轨线的外侧用两个45°角连接。

3、信号线不要离印制板边缘太紧，留有的宽度应至少大于轨线层和地线层的距离（约为0.15nm），否则将引起特性阻抗变化，而且容易产生边缘长，增加向外的辐射。

4、时钟发生器如有多个负载，则不能用树形结构走线，而应用支柱网型结构走线，即所有的时钟负载直接与时钟功率驱动器相互连接。

此外，在PCB板上不允许有任何电气上没有连接并悬空的金属存在，如集成片上空闲的引脚、散热片、金属屏蔽罩、支架和板上没有利用的金属面等都应该就近接地线层。