之前更新了《多层印制电路板（PCB）的电磁兼容性设计指南（上）》，反响不俗，今天更新下篇，希望对小伙伴们有所帮助，还有更多问题可在下方留言哦！

4、旁路电容与去耦电容的设计

设计PCB时经常要在电路上加电容器来满足数字电路工作时要求的电源平稳和洁净度。电路中的电容可分为去耦电容、旁路电容和容纳电容三类。去耦电容用来滤除高速器件在电源板上引起的骚扰电流，为器件提供一个局域化的直流，还能减低印制电路中电流冲击的峰值。旁路电容能消除PCB上的高频辐射噪声，噪声能限制电路的带宽，产生共模骚扰。容纳电容则配合去耦电容抑制△I噪声。

设计中最重要的是确定电容量和接入电容的地点。电容器的自谐振频率是决定电容设计的关键参数。

电容材料对温度很敏感，要选温度系数好的。还要选择等效串联电感和等效串联电阻小的电容器，一般要求等效串联电感小于10 nH，等效串联电阻小于0.5。在每个LSI或VLSI器件处都要加去耦电容，电源入口处要加入旁路电容。此外，I/O连接器、距电源输入连接器远的地方、元件密集处、时钟发生电路附沂都要加旁路申容器。

5、时钟电路的电磁兼容性设计

时钟电路在数字电路中占有重要地位。同时时钟电路也是产生电磁辐射的主要来源。一个具有2 ns上升沿的时钟信号辐射能量的频谱可达160 MHz，其可能辐射带宽可达十倍频，即能达到1.6 GHz。因此，设计时钟电路是保证达到整机辐射指标的关键。时钟电路设计主要的问题有以下几个方面。口

①阻抗控制

计算各种由PCB线条构成的为敌爱现和微带波导的波阻抗、相移常数、衰减常数等，注意：特殊结构的微带线和微带波导的参数需要用计算电磁学的方法求解。

②传输延迟和阻抗匹配

由印制线条的相移常数计算时钟脉冲的延迟，当延迟达到一定数值时，就要进行阻抗匹配以免发生终端反射，使时钟信号抖动或发生过冲，阻抗匹配方法有串联电阻、并联电阻、戴维南网络、RC网络、二极管阵列等。

③印制线条上接入较多容性负载的影响

接在印制线条上的容性负载对线条的波阻抗有较大的影响，特别是对总线结构的电路，容性负载的影响往往是要考虑的关键因素。