随着电路微型化程度的不断提高，元件和布线技术也取得巨大进步，目前现在的电子元件的布线设计方式直接决定着后续制作流程中的测试能否很好进行，可良好的可测试性能大大减少生产测试的准备时间和费用。下面就聊聊高速PCB设计的可测试性是什么？有什么用？

1、可测试性是什么？

可测试性的话，可以理解成：测试工程师以用尽可能简单的方法来检测某种元件的特性，看它是否能满足预期的功能，简单来讲具体如下：

①检测产品是否符合技术规范的方法简单化到什么程度？

②编制测试程序能快到什么程度？

③发现产品故障全面化到什么程度？

④接入测试点的方法简单化到什么程度？

为了达到良好的可测试必须考虑机械方面和电气方面的设计规程。当然要达到最佳的可测试性，需要付出一定代缴，但对整个工艺流程来说，它具有一系列的好处，因此是产品能否成功生产的重要前提。

2、为什么要重视发展测试友好技术？

过去，若某一产品在上一测试点不能测试，那么这个问题就简单的推移到直一个测试点上去。如果产品缺陷在生产测试中不能发现，则此缺陷的识别与诊断也会简单的被推移到功能和系统测试中去。

相反地，今天人们试图尽可能提前发现缺陷，它的好处不仅仅是成本低，更重要的是现在产品非常复杂，某些制造缺陷在功能测试中可能根本检查不出来，如某些要预先装软件或编程的元件，就存在这样的问题（如快闪存储器或ISPs：系统内可编程器件）。这些元件的变成必须在研制开发阶段就计划好，而测试系统也必须掌握这种编程。

测试友好的电路设计要花费一些钱，但测试困难的电路设计所花费的金钱将会更多，测试本身是有成本的，测试成本随着测试级数的增加而加大，从在线测试到功能测试及系统测试，测试费用越来越多，如果跳过其中一项测试，所耗费用可能会更多。一般的规则是每增加一级测试费用的增加系数是10倍，通过测试友好的电路设计，可以及早发现故障，从而使测试友好的电路设计所费的钱迅速得到补偿。