晶振走内差分需要再优化一下
2.地分割间距最少满足1mm
3.锯齿状等长不能超过线距的两倍
4.网口除差分线外,其他的都需要加粗到20mil
5.模拟信号尽量一字型布局
6.电感所在层的内部需要挖空
7.反馈需要从最后一个电容后面取样
8.数据线和地址线需要创建等长组进行等长,数据线误差25mil,地址线误差50mil
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169
暂无评论
暂无评论