凡亿教育-小燕
凡事用心，一起进步
打开APP
公司名片
凡亿专栏 | lrz-第五次作业-sdram模块设计作业评审
lrz-第五次作业-sdram模块设计作业评审

信号线不满足3w间距

image.png

image.png

数据线和地址线之间最好画一条加粗的gnd间隔开来

image.png

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教：
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169


lALPM4AfHPIY4mTNAQDNAQQ_260_256.png_720x720.jpg


登录查看更多内容
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
相关阅读
PCB Layout
allegro-翁杰-第二次作业PMU模块作业评审
2023-09-14 16:47:44 文章
电子技术天花板
全能20期-（谢程鑫）-第5次作业-一片SDRAM模块的PCB设计
2023-10-23 16:42:49 文章
电路之家
【Allegro封装库设计50问解析】第30问 PCB封装的实体占地面积在PCB上应该应该如何处理呢？
答：用Allegro软件里，每一个封装都有一个占地面积，一般是在Package Geometry-Place_Bound_top层画一个比器件实际尺寸大一些的Shape，这个Shape表示了单个器件在PCB上应该占用的空间大小，在做PCB设计时需要考虑不要将不同器件的占地面积堆叠重合在一起，如果放的过近，可能导致安装不方便、PCB维修有困难。一般放置占地面积是根据不同的器件类型放置不同尺寸大小,具体大小可参考以下尺寸。Chip元件， place_bound层器件最大外围尺寸（焊盘和丝印中取大值）
2021-02-23 15:20:33 文章
电子技术天花板
Allegro-全能22期-莱布尼兹的手稿 第五次作业 USB2.0 USB3.0 TPYE-C
2024-04-10 16:33:37 文章
电子技术天花板
全能22期- 莱布尼兹的手稿 第十一次作业 SFP
2024-04-25 17:03:55 文章
进入分区查看更多精彩内容>
精彩评论

暂无评论

我来说两句
首页
0
0
0