凡亿专栏 | 史珊-第三次作业-百兆网口模块的pcb设计
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
史珊-第三次作业-百兆网口模块的pcb设计
PCB Layout
2023-09-28 14:45:20
639
关注
时钟信号需要包地处理
差分等长误差控制在+-5mil
rx和tx都需要等长处理需要建立等长组
登录查看更多内容
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
相关阅读
黄勇
已关注
Orcad系统自带的原理图库文件
orcad系统自带的原理图库的路径是（17.4版本）X:\Cadence\SPB_17.4\tools\capture\library，如图3-9所示，在路径下，后缀为olb的文件就是，每一个库所包含的器件如下：AMPLIFIER.OLB
2022-05-12 11:31:11
文章
PCB鬼才
已关注
90天全能特训班18期allegro-觅一惘-DCDC-PMU
2023-04-19 10:10:19
文章
PCB Layout
已关注
黎润舟-第二次作业PMU模块设计
2023-07-04 21:46:48
文章
凡亿课堂
已关注
Cadence Allegro在PCB中手动或者自动添加差分对属性
2022-12-21 11:14:34
文章
PCB鬼才
已关注
90天全能特训班18期allegro-杨旭-HDMI
2023-05-17 15:19:30
文章
进入分区查看更多精彩内容>
精彩评论
暂无评论
发布
差分等长误差控制在+-5mil
暂无评论