凡亿助教-谭召君
凡事用心，一起进步
打开APP
公司名片
凡亿专栏 | 史珊-第三次作业-百兆网口模块的pcb设计
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
史珊-第三次作业-百兆网口模块的pcb设计
PCB Layout
2023-09-28 14:45:20
1532
关注
时钟信号需要包地处理
差分等长误差控制在+-5mil
rx和tx都需要等长处理需要建立等长组
登录查看更多内容
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
相关阅读
电路之家
已关注
误删PIN NUMBER和SILKSCREEN？补救！
画板时手滑删了引脚编号（PIN NUMBER）或丝印（SILKSCREEN），别急着重画！掌握这3步，轻松找回丢失的标注。1. 从封装库“溯源”还原步骤：打开Library Manager，找到对应元件的封装库（如.dra文件）。在封装编辑
2026-03-23 09:54:55
文章
电路之家
已关注
【Allegro软件操作实战90问解析】第56问 Allegro软件如何使用全屏大十字光标，全屏大十字光标有重影应该怎么处理？
2021-03-13 15:57:22
文章
PCB鬼才
已关注
90天全能特训班15期allegro-谢一汉-STM32作业评审
2023-02-15 14:37:48
文章
电路之家
已关注
Allegro如何实现多人协助
2020-06-13 10:14:11
文章
电路之家
已关注
Allegro软件中怎么通过ROOM框来放置元器件呢？
2020-06-30 14:17:02
文章
进入分区查看更多精彩内容>
精彩评论
暂无评论
发布
差分等长误差控制在+-5mil
暂无评论