凡亿教育-婷婷
凡事用心,一起进步
打开APP
公司名片
凡亿专栏 | 史珊-第三次作业-百兆网口模块的pcb设计
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
史珊-第三次作业-百兆网口模块的pcb设计
PCB Layout
2023-09-28 14:45:20
755
关注
时钟信号需要包地处理
差分等长误差控制在+-5mil
rx和tx都需要等长处理需要建立等长组
登录查看更多内容
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。
相关阅读
电路之家
已关注
【Allegro封装库设计50问解析】第25问 Allegro软件中PCB封装的元器件高度信息怎么标注呢?
2021-02-23 15:11:58
文章
PCB百晓通
已关注
90天全能特训班21期-我的瓜呢 allegro 第四次USB3.0作业
2023-12-19 11:49:56
文章
电路之家
已关注
【Allegro软件PCB设计120问解析】第107问 Allegro软件如何生成等长表格文件呢?
2021-04-07 15:22:32
文章
PCB鬼才
已关注
邮件-allegro-张建-CORE-BOARD-作业评审
2023-03-01 16:03:27
文章
电路之家
已关注
【Allegro软件PCB设计120问解析】第76问 在16.6及以上的版本中如何去创建Bus总线呢?
2021-03-30 16:04:50
文章
进入分区查看更多精彩内容>
精彩评论
暂无评论
发布
暂无评论