凡亿专栏 | Allegro-全能22期-莱布尼兹的手稿 第五次作业 USB2.0 USB3.0 TPYE-C
Allegro-全能22期-莱布尼兹的手稿 第五次作业 USB2.0 USB3.0 TPYE-C

USB2.0:

差分走线是需要保持耦合,需要修改,不合格:

image.png


USB3.0:

还有一块铜皮存在板外,自己删除下:

image.png

此处器件注意整体中心对齐放置:

image.png


差分信号打孔换层的过孔两侧打上地过孔:

image.png


此处差分需要优化,要耦合走线 :

image.png


注意此处焊盘出线,需要从两侧边拉线出去,不能直接从中心拉线出去:

image.png


此处的差分打孔换层注意打上地过孔:

image.png


差分走线不能出线直角:

image.png

并且要保持耦合走线。


差分对内等长误差需要保持5MIL:

image.png


差分对内基本都没有等长,需要自己去绕等长,误差为5MIL:

image.png


不合格 自己去修改PCB文件。

以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169


image.png








声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。
相关阅读
进入分区查看更多精彩内容>
精彩评论

暂无评论