多处器件未连接,造成多处开路报错
等长绕线应尽量上下咬合
绕线太乱,尽量到保持间距一致绕线整齐
地址线等长不达要求,有电容的走线应建立xSignals整条走线进行等长
时钟走线等长错误,应按下图示范等长
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教:
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169
暂无评论