凡亿教育-雅敏
凡事用心，一起进步打开APP
公司名片90天全能特训班23期-杨杨 20 常用存储器设计-1片SDRAM的PCB设计
多处器件未连接，造成多处开路报错
等长绕线应尽量上下咬合
绕线太乱，尽量到保持间距一致绕线整齐
地址线等长不达要求，有电容的走线应建立xSignals整条走线进行等长
时钟走线等长错误，应按下图示范等长
以上评审报告来源于凡亿教育90天高速PCB特训班作业评审
如需了解PCB特训班课程可以访问链接或扫码联系助教：
https://item.taobao.com/item.htm?spm=a1z10.1-c-s.w21136784-21870440400.21.5c7b5284NnAAq6&id=601258730169
声明：本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人，不代表凡亿课堂立场。文章及其配图仅供工程师学习之用，如有内容图片侵权或者其他问题，请联系本站作侵删。
相关阅读
进入分区查看更多精彩内容> 
暂无评论