在GHz级信号速率下，PCB走线已不再是理想导体，越来越多电子新人遇到容性串扰（电场耦合）与感性串扰（磁场耦合），但对其接触不深，导致走线失败。因此，本文直击该串扰，以供参考。

1、容性串扰：电场耦合的隐形攻击

触发条件：当两线间距＜3倍线宽时，互容Cm形成充电回路。

典型危害：

受害线近端出现反向脉冲（幅度≈ΔV×Cm/(Cm+Cline)）。

远端叠加同向噪声（脉冲宽度=2Td，Td为线延时）。

实战案例：DDR4数据线间距＜0.1mm时，眼图高度压缩30%。

2、感性串扰：磁场耦合的延迟炸弹

触发条件：电流变化率di/dt＞50mA/ns时，互感Lm产生感应电流。

典型危害：

受害线近端感应反向电流（幅度≈Lm×di/dt）。

远端产生正向脉冲（持续时间=信号上升沿）。

致命场景：时钟线与数据线并行＞5cm时，建立时间偏移超100ps。

3、解决方案

①空间隔离

3W法则升级版：线间距≥10W（W为线宽）时，容性耦合降低98%。

微带线/带状线选择：内层带状线比表层微带线串扰低15dB。

②拓扑优化

正交布线：相邻层走线方向垂直，层间耦合电容减少70%。

蛇形线约束：单段蛇形长度＜500mil，避免形成环形天线。

③阻抗管控

终端匹配：源端串联22Ω电阻可消除30%感性反射噪声。

介质调控：使用Dk=3.6的板材，比Dk=4.2材料降低10%耦合电容。

④屏蔽防御

包地处理：高速线两侧铺铜并打过孔（间距＜50mil），屏蔽效能＞20dB。

隔离带设计：在干扰源与敏感线间插入50mil宽接地带。

本文凡亿企业培训原创文章，转载请注明来源！