引言

半导体行业通过创新集成技术持续发展，特别是在三维集成电路（3DIC）领域。本文介绍基于SOI临时键合技术的突破性方法，该方法实现了亚微米级别的层间厚度和精确对准[1]。

1

三维集成技术的发展

三维集成在半导体制造领域代表着重要的技术进步，为克服传统工艺缩放限制提供了解决方案。目前存在单片三维集成和晶圆/芯片键合两种方法，各有其独特的挑战。单片集成面临着影响器件性能的热预算限制，而传统晶圆键合在厚度和对准精度方面存在困难。

图1：展示了基于SOI临时键合的超薄晶圆级有源器件转移的Thin3D堆叠技术，显示了多层结构和互连。

这里介绍的创新SOI临时键合技术实现了小于1微米的超薄层间厚度。这一成就使得可见光对准和改进的热管理成为现实，标志着3DIC制造技术的重大进步。

2

先进制造工艺

制造工艺包含多个精密步骤，确保了精确的层转移和集成。工艺始于上下电路器件层在各自晶圆上的准备。

图2：详细的工艺流程图，展示了基于SOI临时键合的超薄晶圆级有源器件转移的各个步骤，包括临时键合、研磨、CMP和最终集成阶段。

关键的初始步骤包括在顶部SOI晶圆上沉积1.5微米厚的二氧化硅层以保护器件和连接。随后进行边缘修整和与玻璃载体晶圆的临时键合，接着是精确的背面处理步骤。

3

键合和研磨工艺优化

该技术的成功很大程度上依赖于临时键合和研磨工艺的优化。截面分析证实了临时键合的质量，这对后续处理步骤具有重要意义。

图3：临时键合的示意图和分析结果，通过SEM和SAT分析展示了优异的键合质量。

图4：展示了键合结构中各层总厚度变化（TTV）的示意图，说明了精确厚度控制的重要性。

图5：研磨工艺和研磨后剩余硅的TTV测量的综合图示，展示了研磨设置和产生的厚度变化。

4

表面处理和硅去除

研磨后的表面处理对于获得最佳结果非常重要。该工艺包括CMP和专门的湿法刻蚀步骤，以确保适当的硅去除和表面准备。

图6：拉曼光谱分析结果，显示了CMP前后的应力释放和HNA刻蚀后的表面取向去除，证明了表面处理工艺的有效性。

图7：通过湿法刻蚀完全去除背面硅后的透明顶部晶圆图像，棕色表示粘合层。

5

电学性能和集成结果

集成器件的电学性能展示了这种方法的有效性。详细分析表明，器件特性在集成工艺前后的变化很小。

图8：光学显微镜图像显示了晶圆级融合键合后顶层和底层的精确对准。

图9：双层结构的截面视图，展示了超薄器件转移的成果。

6

热管理和系统集成

实施包括通过单元级热感知层分区和布局的先进热管理策略。这种方法显著降低了峰值温度并优化了整体系统性能。

图10：单元级热感知层分区和布局策略的详细图示，展示了流程和优化方法。

结果表明，这种创新方法成功实现了亚微米级别的层间厚度，对准偏差小于1微米。电学性能在整个集成过程中保持稳定，而热管理策略有效降低了芯片温度7.5%。这项技术在高密度3DIC制造领域取得了显著进展，将优异性能与可靠制造工艺相结合。