一、EDA工具基础

主流仿真工具

Modelsim、VCS、NC-Verilog的功能差异与应用场景

逻辑综合工具（Design Compiler、Genus）与仿真工具的协作流程

Verdi、Spyglass等Debug工具的核心用途

设计流程关键操作

从RTL代码到门级网表（Netlist）的完整步骤

PCB设计中的信号完整性仿真工具选择（如Cadence Sigrity）

功耗分析工具在PCB投板前的必检项

二、电路仿真与验证

仿真场景与问题定位

竞争与冒险现象的判断方法及消除策略（代数法/卡诺图）

反馈电路稳定性测试：开环加载阻抗计算与零点/极点分析

动态时序分析（DTA）的激励设计缺陷与覆盖率瓶颈

模块化调试要点

电源模块优先调试原则与短路防护操作

负反馈电路自激振荡的补偿方法（超前/滞后补偿）

三、时序分析核心问题

静态时序分析（STA）

Setup Time/Hold Time违例的排查与修复

时钟树综合（CTS）对时钟偏移（Skew）的优化要求

时序工具实战

Prime Time在关键路径（Critical Path）识别中的操作步骤

后仿真（Post-layout）与静态时序分析的协同验证流程

四、PCB设计原理

信号与电源完整性

高频走线（如LVDS）的阻抗匹配与串扰（Crosstalk）抑制

去耦电容布局：靠近芯片管脚的距离阈值与层叠设计

可制造性设计（DFM）

表面处理方式选择（如HASL/ENIG）与铜厚规范（1OZ=35μm）

连板工艺：邮票孔 vs V-Cut对SMT贴片精度的差异影响

五、硬件描述语言与协议

HDL编码与验证

Verilog中阻塞赋值（=）与非阻塞赋值（<=）的电路实现差异

SPI/I²C协议时序的Testbench构建要点（如CS拉低到CLK首个跳变沿）

本文凡亿教育原创文章，转载请注明来源！