上次有个学员找我吐槽，说他和同事用的一模一样的TPS54331方案，12V转3.3V/3A，他的板子效率只有87%，同事轻轻松松93%。芯片一样、参数一样、原理图都一样，凭啥差这么多？他把两份PCB发给我看，我一眼就找到问题了——布局。

说起来Buck电路效率差6个百分点，真不是小事情。3A输出电流，6%的效率差意味着多损耗将近0.6W，这热量可不小。我跟他说，你去看下你同事板子上开关节点的走线，再看看你自己的。

结果他一看就明白了——同事的SW节点走线又短又粗，环路面积很小；他那块板子SW走线绕了一大圈，环路面积大了好几倍。布局对Buck效率的影响就是这么直接。今天把这4点最关键的布局习惯分享出来，都是踩坑踩出来的经验。

先说最核心的——SW开关节点。这个点是Vin和GND之间电压变化最剧烈的地方，开关瞬间会产生高频谐波。如果这个环路面积大，就会像天线一样向外辐射能量，效率自然就下来了。

我一般要求：SW走线要短、粗、直，高边MOS和低边MOS要紧紧挨着放，整个开关环路面积越小越好。具体来说：

• SW铜皮宽度至少2-3mm（3A电流情况下）
• 走线长度尽量控制在5mm以内
• 环路面积控制在25mm²以下

听起来很严格对吧？其实画PCB时稍微注意一下就能做到，关键是要有这个意识，知道这个地方要单独关照。

这块把我坑惨了。之前觉得焊盘大一点焊接牢固、散热好，结果反而出了问题。焊盘面积太大，会产生寄生电容。电感本身有寄生电容，加上焊盘的寄生电容，开关瞬间就会产生振荡，效率蹭蹭往下掉。

后来我才明白，电感焊盘面积适中就行，保证良好焊接就够了。现在我一般按datasheet推荐尺寸来，甚至稍微小一圈都没问题。反而是焊盘周围的铺铜要完整，地平面要完整，这对降低纹波很有帮助。

Buck拓扑在开关管关断时，电流要经过续流二极管（或下管MOS）回到电感，这个回路就是续流回路。这条路径也要尽可能短。

很多人忽略了这个细节，走线绕来绕去。我之前看过一块板子，输入电容到高边MOS走了15mm，续流二极管又绕了一大圈，效率能高才怪。

我的经验是：输入电容要紧靠高边MOS，续流二极管要紧靠低边MOS，电感放在两者中间呈三角形排列。这样整个功率回路是最紧凑的。

这个点90%的人会搞错。反馈采样点应该在哪里？很多人习惯在电感后面采样，但电感后面的电压在开关时波动很大，直接影响采样精度。

正确的做法是：在输出电容之后采样，而不是电感之后。具体来说：采样点放在最后一个输出电容旁边，用独立的反馈走线连接到IC的FB引脚，这条反馈线要细、要远离SW节点和电感。

很多人的板子输出纹波大，加再多电容都压不下来，回头查查采样点位置，十有八九是这个问题。

用TPS54331实测了一下，12V输入、3.3V/3A输出：

• 优化前：87%
• 优化后：93%

差距最大的区间在2-3A负载段。这也不难理解——轻载时开关损耗占比小，主要损耗是IC的静态电流；重载时开关损耗和导通损耗都上来了，布局的影响才真正体现出来。所以你要是发现轻载效率还行，重载效率拉胯，大概率就是布局的问题。

硬件工程师的价值，往往就体现在这些细节上。原理图大家都能画，芯片选型也都差不多，真正的差距就在Layout里面。6个百分点的效率听起来不多，但如果你的产品一年卖1万台，每台多损耗0.6W，一年就多烧不少电。

Buck电路说简单也简单，说复杂也复杂。简单是因为原理就那么回事，复杂是因为要把效率做上去、把纹波压下去、把EMI控制住，需要扎实的基础和丰富的经验。电路原理只是开始，PCB layout才是见真章的地方。

总结一下Buck布局4个关键点：

① 开关节点环路最小化——SW走线短、粗、直

② 电感焊盘面积适中——别贪大，避免寄生电容

③ 续流回路走最短路径——输入电容紧靠高边MOS

④ 反馈采样点在输出电容之后——远离SW节点

📚 凡亿教育国内领先的电子设计硬件教育培训平台，累计培养120万+工程师，学员就业率98%。如果想系统学习PCB设计和硬件知识，可以了解下他们的课程。