开关电源一上电，示波器探头还没搭上去，辐射超标的数据就先跳出来了。频谱仪上那根怎么也压不下去的包络曲线，让多少工程师熬红了眼。翻开整改报告，密密麻麻写着辐射超标 10dB，整改措施列了一串，加屏蔽线、套磁环、铺地铜——能想到的都试了，效果还是差一口气。

问题到底出在哪？答案往往就藏在一个被很多人忽视的概念里——共模电流。这东西看不见摸不着，却是 EMC 问题的头号元凶。今天就把共模电流从哪来、怎么走、怎么治，彻底讲清楚。

要理解共模电流，先得搞清楚它和差模电流的关系。

差模电流很简单，两根导线里流过的电流大小相等、方向相反，像一对搭档互相抵消。以 CAN 总线为例，CANH 和 CANL 上的信号电流就是典型的差模电流。这种电流形成的环路面积小，辐射效率相对低。

共模电流就不一样了。它在两根导线上流过的方向相同、大小也差不多，像是几个人同时从 A 点往 B 点走。关键问题来了：这么多人要从哪回来？答案是通过地平面，或者更准确地说，通过各种意想不到的路径回来——地线、参考地、甚至是大面积的金属外壳。

举个例子，开关电源里 MOS 管开通关断的时候，Drain 极的电压在几十纳秒内从 0V 跳到 400V。这个剧烈的 dv/dt 通过 MOSFET 与散热器之间的寄生电容耦合到机壳地，再从电源输入线返回，形成共模电流回路。这个回路的面积有多大？整整一个产品的尺寸。这么大的环路面积，辐射效率能不高吗？

电磁辐射的基本公式很多工程师都熟悉：辐射场强 E ≈ 377 × I × A / λ，其中 I 是电流大小，A 是环路面积，λ 是波长。

共模电流虽然幅值通常比差模电流小很多，但它有一个致命特点：形成的环路面积 A 大得离谱。差模电流的环路基本局限在 PCB 走线附近，面积可能只有几个平方厘米；共模电流的环路却能覆盖整个产品，小到几十平方厘米，大到整个机柜。

当环路面积大到可以跟波长相比拟的时候，辐射效率会急剧上升。一个 100MHz 的信号，波长大约是 3 米。如果共模电流环路的尺寸达到 75cm 以上（波长的 1/4），这个环路就变成了一个非常有效的天线。

更麻烦的是，共模电流往往频谱很宽。开关电源的 dv/dt 越陡，产生的共模电流包含的高频分量就越多。MOS 管开通时的 dv/dt 可能达到 10kV/μs，这个尖刺里包含的谐波成分轻松延伸到几百 MHz，刚好落在常见的 EMI 认证频段里。

知道了共模电流的破坏力，接下来要搞清楚它的来源。常见的有这么几类：

1. 开关噪声通过寄生电容耦合

这是最常见的共模电流来源。开关节点附近有剧烈的电压变化，这个 dv/dt 通过各种寄生电容耦合到参考地，再从电源线或信号线返回。以反激电源为例，MOS 管的漏极电压从 0 到 400V 跳变，这个电压通过 MOSFET 封装与散热器的寄生电容、变压器初次级之间的寄生电容，最终形成共模干扰。

2. 电缆充当天线

任何长于λ/20的导体都能接收和辐射电磁能量。电源线、网线、USB 线束，这些连接线缆在共模电压的驱动下，就会变成一根根高效的天线。线缆越长、工作频率越高，这个效应就越明显。这也是为什么很多产品拆掉连接线之后辐射就合格的原因——线缆本身就是最大的辐射天线。

3. 电路不平衡引入共模分量

理想的对称传输线，共模电流应该为零。但实际电路总有不对称的地方——走线长度有差异、阻抗匹配有偏差、器件参数有离散性。这些不对称会把一部分差模电流转换成共模电流。差分信号处理不好的产品，这个问题尤其突出。

4. 地弹和电源弹

高速数字电路中，芯片引脚的开关电流在芯片内部的地平面和电源平面上产生压降。由于封装电感的存在，这个压降在芯片外部表现为地和电源的电压波动。当多根信号线共用这个有波动的地参考点时，地电流就会以共模形式出现在接口线上。

说到共模电流的来源，不得不提寄生电容。这个东西肉眼看不见，却在 EMC 整改中扮演着核心角色。

MOSFET 与散热器之间的寄生电容是开关电源的第一大杀手。TO-220 封装的 MOSFET，金属背面是 Drain 极，直接接触散热器。MOSFET 与散热器之间即使加了绝缘垫片，也存在几 pF 到几十 pF 的寄生电容。这个电容的容值不大，但耦合阻抗很低——dv/dt 几千伏每微秒的噪声信号，直接从这个电容耦合到散热器，再通过机壳地形成共模回路。

变压器初次级之间的寄生电容是第二大杀手。开关电源里的高频变压器，初次级绕组之间需要绝缘，但绝缘层再厚也存在寄生电容。这个电容通常有几十 pF，为共模电流提供了一条从初级侧直接耦合到次级侧的通道。

PCB 走线与地平面之间的耦合电容也不可忽视。一根 10cm 长的走线，距离 1.6mm 厚的 FR4 基材下的地平面，走线与地之间的寄生电容大约是 5pF。听起来很小？但对于高频开关节点来说，这个 5pF 在 100MHz 时的阻抗只有 300Ω，足够让相当可观的开关噪声耦合到外部。

清楚了共模电流的来源和路径，接下来就是怎么治的问题。实战中常用的手段有这么几种：

共模电感

这是抑制共模电流最直接有效的器件。共模电感的两组绕组同向绕制，差模电流通过时磁通相互抵消，感量为零；共模电流通过时磁通同向叠加，呈现高阻抗。选型时注意共模阻抗的频率特性，要确保在超标频点有足够的阻抗值。常见的共模电感在 100MHz 左右能有 1kΩ 以上的阻抗。

Y 电容

Y 电容接在输入电源线与大地之间，为共模电流提供一条低阻抗的返回路径。注意这里有个关键点：Y 电容的接法很有讲究，接对了能把共模电流引导到大地，接错了反而会放大问题。另外，Y 电容的容值受到安规限制，漏电流不能超标。基本上，漏电流 I_leak ≤ 0.5mA 是硬性要求。

改善地平面完整性

减小地平面的阻抗，让参考地更稳定。地平面上的开槽、分割都会增加地阻抗，把问题变得更复杂。高速走线下面一定要有完整的地平面，这样信号回流面积最小，产生的辐射也最低。

减小寄生耦合

MOSFET 加散热罩再接地，变压器加屏蔽铜箔，开关节点铺地隔离。这些手段的目的都是截断共模电流的耦合路径。关键是要弄清共模电流从哪来、往哪去，在它的必经之路上设置障碍。

EMC 整改讲究对症下药，下面几个误区很常见：

只加磁环不治本

线缆上套磁环确实能衰减传导干扰，但磁环主要吃差模电流，对共模电流的效果有限。如果辐射超标是共模电流引起的，单纯加磁环往往压不住。正确的做法是先确认干扰类型，再决定用磁环还是共模电感。

Y 电容乱加适得其反

Y 电容给共模电流提供了返回路径，但接法错了反而会引入新的问题。有些工程师在初次、次级之间跨接 Y 电容，如果初次级的地之间有较大的电位差，这个 Y 电容会把差模干扰也放大。Y 电容的位置和接法都要仔细考量。

忽视 Layout 对共模路径的影响

原理图上看起来没问题，Layout 走不好全白搭。开关节点的走线离接口太近、关键信号回流被切断、地平面被分割得支离破碎——这些 Layout 问题都会让共模电流有机可乘。整改 EMC 问题时，一定要回过头审视 PCB 布局，有时候改一根走线比换十个器件都管用。

拿到一个辐射超标的产品，从哪下手？共模电流的思路来梳理：

第一步，确认干扰频段和形态

看辐射数据是宽带包络还是窄带尖峰。宽带包络通常是开关电源的共模干扰，窄带尖峰可能是时钟或 PLL 的谐波。两类干扰的整改方向完全不同。

第二步，追踪共模电流的路径

在头脑里画出共模电流的流动路径。开关节点 dv/dt → 寄生电容耦合 → 散热器/机壳地 → 电源线/信号线 → 辐射。这个链条里哪个环节最强？通常是寄生电容耦合那一步。找到最大的耦合点，就找到了整改的关键。

第三步，针对性处理

耦合点明确之后，对症下药。MOSFET 寄生电容耦合就加屏蔽和接地，变压器耦合就加屏蔽铜箔，线缆天线效应就加共模电感或屏蔽线。整改措施不要一股脑全上，先从影响最大的环节入手，逐个验证效果。