说起来有意思，我见过太多工程师画PCB的时候，去耦电容那叫一个舍得加。芯片周围能塞多少塞多少，密密麻麻整整齐齐，远远看过去像士兵列队似的。

你问他为什么加这么多？他会一脸认真地告诉你："电源要稳定啊，多加点电容滤波效果好。"

问题是——你真的确定这些电容都在干活吗？

上次帮一个朋友排查电源纹波的问题，他那板子上一颗FPGA周围围了整整16颗0402的0.1uF电容，壮观是挺壮观的，结果纹波还是飙到100多mV。我拿放大镜一看，差点没笑出声——所有电容都离引脚老远，走线绕来绕去跟走迷宫似的。

这哪是去耦电容啊，这是摆设。

说句扎心的话：去耦电容的摆放位置比数量更重要，放错位置等于白加。与其花时间堆数量，不如花心思摆对位置。

左：正确摆放（靠近引脚、走线短） 右：错误摆放（远离引脚、走线长）

02.

其实这个事儿也不能全怪工程师。很多教程、很多参考设计，上来就告诉你"这个电源引脚要加0.1uF去耦"、"每个VCC都要放一颗"，说的好像只要放了就万事大吉。

但没人告诉你——放哪里、怎么放，比放不放重要一百倍。

我个人觉得，这行最大的错觉之一就是：以为电容是理想的。很多人脑子里的电容模型就是一个C，觉得容量够了就行。实际呢？真实世界的电容是串联了ESR和ESL的，而且这个ESL（等效串联电感）才是高频去耦效果的关键杀手。

而走线和过孔带来的寄生电感，分分钟比电容本身的ESL还大。你说你这电容加了有啥用？

💡 一句话点醒：去耦电容的效果，不取决于你加了多少颗，而取决于电流从芯片引脚流到电容再流回来的这个回路面积有多大。

03.

说个我自己的糗事吧。刚工作那几年，我也是"数量党"，觉得多放电容总没错。直到有一次做一个高速ADC的板子，把我脸都打肿了。

那是个12位250MSPS的ADC，数据手册上给的参考设计里，电源引脚旁边画了一堆去耦电容。我当时想，参考设计都放这么多，我再多放几颗肯定更稳。结果呢？板子打回来一测，ENOB（有效位数）怎么调都上不去，底噪比预期高了快10dB。

那段时间我天天加班找原因，电源纹波测了、参考电压测了、输入匹配也调了，就是不对。最后还是我们组长过来，拿过板子看了一眼，淡淡地说："你这电容放这么远，是准备让电流跑马拉松吗？"

我当时还不服，说我都按参考设计来的啊。结果把PCB叠层一对比才发现，参考设计用的是盲埋孔，电容直接从焊盘打洞到电源地层；我用的是普通通孔，走线绕了一大圈才打过孔下去，回路面积差了好几倍。

后来改板，把所有去耦电容都挪到引脚旁边，过孔直接打在焊盘上——你猜怎么着？底噪直接降了8dB，ENOB一下子就达标了。

还有个更绝的例子，我同事做的一款ARM板，原来DDR旁边放了4颗15uF的钽电容，每次批量生产总有百分之几的板子DDR会出不稳定的问题。后来把其中两颗换成0402的0.1uF，紧挨着DDR的电源引脚放，反而全好了。

你说邪门不邪门？容量大了反而不行，容量小了反倒稳了——关键就在这个摆放位置上。

回路面积越大，寄生电感越大，去耦效果越差

04.

哪三个字？近、短、宽。

近

电容尽量靠近
芯片电源引脚

短

走线要短
过孔要近

宽

走线要宽
减小寄生电感

说起来简单，但真要做好，里面的门道可不少。

首先是小容值电容要最靠近引脚。很多人搞反了，觉得大电容重要，把大电容放旁边。其实正好相反——0.1uF、0.01uF这种小容量的电容，自谐振频率高，专门负责滤高频噪声，必须离引脚最近才行。大容量的电容反而是用来"蓄水"的，放远一点关系不大。

然后是过孔的位置。很多人喜欢把过孔打在走线尽头，离电容焊盘还有一段距离。这一段走线的电感可不容小觑。正确的做法是过孔尽量靠近焊盘，能直接打在焊盘上最好（当然要考虑工艺可行性）。

过孔越靠近电容焊盘，去耦效果越好

还有一点很多人忽略——地平面的重要性。去耦电容的回路是：芯片VCC引脚 → 走线 → 电容 → 地平面 → 芯片GND引脚。如果你的地是分割的、或者下面是走线不是平面，那这个回流通路就绕远了，效果大打折扣。

所以记住，完整的地平面，是去耦电容能发挥作用的基础。没有完整的地，再怎么摆电容都是白搭。

05.

✕

一排整整齐齐的电容

为了好看把所有电容排成一条线，结果最远的那颗离引脚十万八千里。好看是好看了，没用啊。

✕

大电容放里面，小电容放外面

正好搞反了。小电容管高频，必须最近；大电容管低频，远一点没关系。

✕

过孔离焊盘太远

过孔和焊盘之间那段细细的走线，带来的寄生电感可能比电容本身还大。

✕

走线又细又长还绕弯

去耦电容的走线要短、要直、要宽。绕来绕去的，电感全上去了。

✕

下面没有完整的地平面

地平面是返回电流的高速公路。没有地平面，电流就得绕远路，回路面积大了去了。

06.

说了这么多，给大家一个实操的检查清单。下次画完板，对着这几条过一遍，基本上就不会出大问题。

去耦电容摆放检查清单

✅ 快速自检清单

□最小容值的电容，是不是离引脚最近？

□电容两端的过孔，是不是都尽量靠近焊盘了？

□电源引脚到电容的走线，是不是又短又宽？

□电容下面的层，是不是有完整的地平面？

□每个电源引脚都有对应的去耦电容吗？

□有没有为了整齐把电容都移得老远？

另外再给新手朋友们一个小技巧：画完之后，你可以用PCB软件的高亮功能，选中电源引脚，看看电流走到最近的去耦电容再回到地，这个路径大概有多长。如果感觉绕了一大圈，那肯定是有问题的。

还有，不要迷信"越多越好"。很多时候，把3颗放得很远的0.1uF电容，换成1颗紧挨着引脚的，效果可能还更好。省下的空间干点啥不好？

最后总结几句

去耦电容的核心，不是数量，是回路面积。

放对位置，一颗顶十颗；放错地方，加再多也是摆设。

记住三个字：近、短、宽。

好了，关于去耦电容摆放的话题，今天就聊到这里。你有没有遇到过因为电容摆放不对导致的奇葩问题？欢迎在评论区分享你的踩坑经历～

觉得有用的话，点个赞转发给身边的硬件工程师朋友，别让他们再乱加电容了😂

国内领先的电子设计硬件教育培训平台
累计培养120万+工程师，学员就业率98%

📚 推荐课程：

🔹 《PCB电源完整性设计实战》

🔹 《高速信号完整性与PCB设计》

🔹 《4-20层高速PCB设计进阶班》