启云方EDA-原理图封装完整性检查

在执行原理图导入PCB操作之前，通常需要对原理图封装完整性进行检查，以确保所有的元件都存在封装或路径被匹配好，以免出现无法导入或导入不完全的情况。

对于启云方PCB设计软件，所有封装是保存在一个库文件夹内的，因此需要在PCB中指定该库路径，以便调用原理图中所用到的封装。

（1）选择“Design Flow”中的“Netlist”，双击其下方的“Library Config”选项，如图1-1所示。

（2）在弹出的对话框中，选择“Library Connection Management”选项，单击左上角的按钮添加路径，在“Connection”对话框的“Path”中指定路径，如图1-2所示。

图1-1  设置参数操作

图1-2  指定路径