凡亿教育-小燕
凡事用心,一起进步
打开APP
公司名片
凡亿专栏 | 基于FPGA的低压差正压可调稳压器应用电路设计
基于FPGA的低压差正压可调稳压器应用电路设计
LDO(低压差线性稳压器),FPGA需要3.3V、2.5V和1.2V,可选用凌力尔特LINEAR:LT1083/84/85,低压差正压可调稳压器。应用电路如图所示:输入端加10UF电解电容,输出端加10UF胆电容。基本可调稳压器电路图如上图所示,通过改变R1、R2阻值输出需要的电压值,由于Iadj很小,计算时可以忽略不计。故等式变为:,其中,Vref=1.25V。电路板电源设计如下图所示:3.3V:R1=100Ω,R2=162Ω2.5V:R1=R2=100Ω1.2V:ADJ直接接地,1.25V≈1.2V
声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。
相关阅读
进入分区查看更多精彩内容>
精彩评论

暂无评论