凡亿教育-麦麦
凡事用心,一起进步
打开APP
公司名片
凡亿专栏 | PCB设计中的信号跨分割,有什么坏处?
PCB设计中的信号跨分割,有什么坏处?

我们PCB中的信号都是阻抗线,是有参考的平面层。但是由于PCB设计过程中,电源平面的分割或者是地平面的分割,会导致平面的不完整,这样,信号走线的时候,它的参考平面就会出现从一个电源面跨接到另一个电源面,这种现象我们就叫做信号跨分割。跨分割的现象如图1-52所示。

跨分割,对于低速信号,可能没有什么关系,但是在高速数字信号系统中,高速信号是以参考平面作为返回路径,就是回流路径。当参考平面不完整的时候,会出现如下影响:

Ø 会导致走线的的阻抗不连续;

Ø 容易使信号之间发生串扰;

Ø 会引发信号之间的反射;

Ø 增大电流的环路面积、加大环路电感,使输出的波形容易振荡;

Ø 增加向空间的辐射干扰,同时容易受到空间磁场的影响;

Ø 加大与板上的其它电路产生磁场耦合的可能性;

Ø 环路电感上的高频压降构成共模辐射源,并通过外接电缆产生共模辐射。

image.png 

1-52 跨分割现象示意图

1.84 什么是ICT测试点,设计要求有哪些?

答:ICT,In  Circuit  Tester,自动在线测试仪,是印制电路板生产中重要的测试设备,用于焊接后快速测试元器件的焊接质量,迅速定位到焊接不良的引脚,以便及时进行补焊。在PCB设计中,就需要在设计中添加用于ICT测试的焊盘。ICT测试可以检测的内容有:线路的开短路、线路不良、元器件的缺件、错件、元器件的缺陷、焊接不良等,并能够并能够明确指出缺点的所在位置。

一般来说,ICT常用的设计要求如下所示:

Ø ICT测试点焊盘大小直径为40mil,最小不小于32mil;

Ø 测试点或者固定孔不能被障碍物挡,不能添加在元器件里面;

Ø ICT测试的是信号网络,尽可能多地覆盖网络,最好100%的网络,严格的会对器 件的空管脚也进行ICT测试;

Ø 测试点尽量在同一面,可以减小测试成本;

Ø 可用作测试的点包括:专用的测试焊盘、元器件管脚(常见的是通孔)、过孔;

Ø 测试点的测试焊盘要阻焊开窗;

Ø 测试点中心间距尽量不小于50mil,过近测试难度大,成本高;

Ø 测试点到PCB板边的距离有一定的要求,推荐为100mil,最少要50mil。

 

公众号二维码.jpg

声明:本文内容及配图由入驻作者撰写或者入驻合作网站授权转载。文章观点仅代表作者本人,不代表凡亿课堂立场。文章及其配图仅供工程师学习之用,如有内容图片侵权或者其他问题,请联系本站作侵删。
相关阅读
进入分区查看更多精彩内容>
精彩评论

暂无评论