工程师在进行PCB设计时通常要兼顾EMC问题和客户需求，可以说，不会EMC相关知识和解决EMC的基本能力就一定不是一个合格的工程师，今天我们来谈谈，当我们在PCB设计时需要知道哪些EMI技巧？
1、最小化电源和高频信号的电流环路面积
①电流路径总是以环路的形式存在
②信号回流走阻抗最小的路径
在兆赫兹频率和更高频率处，信号电流路径相对容易识别。这是由于在高频情况下，信号回流路径通常是最小感抗的路径，也是环路面积最小的路径，回流信号要尽可能靠近输出信号的路径返回。在低频下阻抗最小的路径往往是电阻最小的路径，加上路径的电阻值不好确定，因此要识别低频回流路径会更加困难。
2、尽可能保持信号返回平面的完整
完整的信号返回平面能有效减少高频信号环路的感抗，感抗越小，产生的噪声电压值也越小。除此之外在某种情况下，由于走线的原因不得不分割信号返回平面，但这种情况在多层PCB板上极为少见，若是单层板，可在高速信号走线周五做保地处理来保持信号返回路径的完整性。
3、高速电路禁止放在连接器附近
很多工程师或小白经常讲高速电路放置在连接器附近，导致额外的滤波和屏蔽，从而增加成本和难度。
连接器对于电子电路来说是很重要的电子元器件，安装连接器的电路电缆的天线效应明显，板内噪声更容易通过电缆往外辐射，再加上，位于连接器附近的高速电路易产生几毫伏或更大的电位差，这些电源可将电流驱动到连接的电缆上，导致产品超过辐射发射要求。
4、控制信号边沿转换时间（上升沿和下降沿时间）
控制数字信号的上升和下降方法：
①改变芯片信号输出驱动能力
②信号线串接电阻或铁氧体
③信号线并联电容
5、时钟展频
由于时代发展，电子产品逐渐多功能化，芯片时钟频率也在不断提高，对于高速时钟来说，控制时钟边沿转换率抑制EMI的风险越来越大，展频技术开始成为抑制电磁干扰的新手段。
在不改变时钟上升沿和下降沿，保持时钟信号波形完整性的同时，按一定的规律来控制时钟抖动，将时钟能量分散到一个更宽的频段上，实现时钟噪声在频域上的抑制。