凡亿教育-豆豆
凡事用心，一起进步
打开APP
公司名片
凡亿问答 | allegro走差分线DRC报错。
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
凡亿问答
2020-02-27 10:52:07
1551
关注
allegro走差分线DRC报错。
DRC
PCB设计
allegro
1个回答
凡亿-彭老师
回答于:2020-02-27 11:18:03
关注
差分走线间距过小，你的差分走线实际间距小于你设定的最小间距。
热门问答
凡亿问问
技术问答小助手，平时爱好搜集大家在技术群交流的问题，并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题，让电子设计的工程师们少走弯路，遇到问题搜一搜就能够得到答案~我们一起加油！
关注
allegro中怎么创建x-net?
老师，请问一下allegro17.2版本怎么创建x-net我把中间的器件分配了模型，但是没有出现x-net
1681
1
1
问答
浅草带疏烟
此用户很懒什么也没留下
关注
ALLEGRO17.4，如何直接保存原理图里面的分立封装到自己新建的库里
914
0
1
问答
凡亿问答
电子工程师
关注
请问一下你知道为什么铺铜规则设置以后 via还是十字连接吗
请问一下你知道为什么铺铜规则设置以后 via还是十字连接吗
1279
0
0
问答
我来回答
首页
1
0
0
