凡亿问答 | Cadence17.4 画好Symbol 后,Pin Name总是挤在一起重叠,如何解决?
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
凡亿问问
2022-05-25 13:10:45
805
关注
Cadence17.4 画好Symbol 后,Pin Name总是挤在一起重叠,如何解决?
Cadence 17.4 画好 Symbol 后,Pin Name 总是挤在一起(已经调整N遍,更新库文件了)
这个有解吗
重叠
Symbol
Cadence17.4
0个回答
热门问答
紫梦风铃
此用户很懒什么也没留下
关注
为什么allegro走线优先都是打的盲埋孔呀
规则里添加好过孔后优先打出来的孔都是盲埋孔,其他pcb不是这样的不知道怎么设置。
717
0
1
问答
凡亿-彭老师
关注
allegro有汉化版吗?
allegro有汉化版的?版本是多少?能发个链接下载?
1545
0
1
问答
凡亿问答
电子工程师
关注
原理图怎么设置45度走线的?
原理图怎么设置45度走线的?
1616
0
2
问答
我来回答
首页
0
0
0