凡亿教育-丽丽
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | Cadence17.4 画好Symbol 后,Pin Name总是挤在一起重叠,如何解决?
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
凡亿问问
2022-05-25 13:10:45
2072
关注
Cadence17.4 画好Symbol 后,Pin Name总是挤在一起重叠,如何解决?
Cadence 17.4 画好 Symbol 后,Pin Name 总是挤在一起(已经调整N遍,更新库文件了)
这个有解吗
重叠
Symbol
Cadence17.4
0个回答
热门问答
凡亿问问
技术问答小助手,平时爱好搜集大家在技术群交流的问题,并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题,让电子设计的工程师们少走弯路,遇到问题搜一搜就能够得到答案~我们一起加油!
关注
PCB中如何快速删除所有线段?
@凡亿技术组-陈老师?老师pcb中如何把所有的线一起删除有啥快速的办法么有啥快速的办法么
2036
0
1
问答
凡亿问答
电子工程师
关注
连线过程中为啥会有这样的膜,有人遇到过吗?
连线过程中为啥会有这样的膜,有人遇到过吗?
2250
0
1
问答
凡亿问答
电子工程师
关注
请问下谁会PaDS PCB文件转成Allegro的BRD文件啊
请问下谁会PaDS PCB文件转成Allegro的BRD文件啊
3141
0
1
问答
我来回答
首页
0
0
0