凡亿教育-雅敏
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | Cadence17.4 画好Symbol 后,Pin Name总是挤在一起重叠,如何解决?
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
凡亿问问
2022-05-25 13:10:45
894
关注
Cadence17.4 画好Symbol 后,Pin Name总是挤在一起重叠,如何解决?
Cadence 17.4 画好 Symbol 后,Pin Name 总是挤在一起(已经调整N遍,更新库文件了)
这个有解吗
重叠
Symbol
Cadence17.4
0个回答
热门问答
凡亿问答
电子工程师
关注
这个覆铜没联系上 啥原因呢?
这个覆铜没联系上 啥原因呢?求指导
852
0
1
问答
电子技术天花板
PCB工程师
关注
用网格铺铜时为什么线宽报错呢?改了网格线宽也没有用,不知道是什么原因,求解答。
用网格铺铜时为什么线宽报错呢?改了网格线宽也没有用,不知道是什么原因,求解答。
1489
0
1
问答
凡亿问答
电子工程师
关注
4层板拼板有什么好技巧?
老师,麻烦问一下4层板拼板有什么好办法呀,内电层负片老是丢
1253
0
1
问答
我来回答
首页
0
0
0