凡亿教育-小燕
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | Cadence17.4 画好Symbol 后,Pin Name总是挤在一起重叠,如何解决?
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
凡亿问问
2022-05-25 13:10:45
929
关注
Cadence17.4 画好Symbol 后,Pin Name总是挤在一起重叠,如何解决?
Cadence 17.4 画好 Symbol 后,Pin Name 总是挤在一起(已经调整N遍,更新库文件了)
这个有解吗
重叠
Symbol
Cadence17.4
0个回答
热门问答
电子技术天花板
PCB工程师
关注
请问飞行控制板第二层是正片还是负片?
第二层可以布线,但是plane层为什么可以布线?是不是第二层设置成了信号层然后铺铜了?
1409
0
1
问答
电子技术天花板
PCB工程师
关注
如何实现给PCB器件位号与PCB同步
原理图中有多个相同的模块,为了方便,我把PCB的其中一个模块先画好,然后批量复制,导致器件的位号和原理图不一致,网络也没了,怎么实现PCB和原理图位号同步并还原网络呢
1738
0
1
问答
电子技术天花板
PCB工程师
关注
方形PCB封装怎么画
这个器件封装怎么画?对角处怎么处理呢,需要留出多大的余量才能满足要求?大神给指点一下感谢,感谢,
1272
0
1
问答
我来回答
首页
0
0
0