凡亿教育-香老板
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | Cadence17.4 画好Symbol 后,Pin Name总是挤在一起重叠,如何解决?
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
凡亿问问
2022-05-25 13:10:45
1538
关注
Cadence17.4 画好Symbol 后,Pin Name总是挤在一起重叠,如何解决?
Cadence 17.4 画好 Symbol 后,Pin Name 总是挤在一起(已经调整N遍,更新库文件了)
这个有解吗
重叠
Symbol
Cadence17.4
0个回答
热门问答
18273391629
此用户很懒什么也没留下
关注
原理图中的GND在导入PCB中变为了AGND,麻烦问一下是什么原因?
原理图中的GND在导入PCB中变为了AGND
986
0
2
问答
思无穷
此用户很懒什么也没留下
关注
allegro 在布线的过程中怎么更换元件封装?
比如我这个器件做错了,重新做了一个,想换掉已经在布线了
984
0
1
问答
凡亿问答
电子工程师
关注
drc规则限制操作?
谁知道这是什么原因
1660
0
1
问答
我来回答
首页
0
0
0