凡亿助教-六六
凡事用心,一起进步
打开APP
公司名片

凡亿问答 | 为什么差分线调整线时,对内线之间可以重叠不避让?
 
课程 直播 文章 问答
类目筛选
EDA设计硬件技术EDA仿真嵌入式IC设计人工智能考试认证结构设计其他
凡亿问问
2022-05-30 23:23:08  1286
关注
为什么差分线调整线时,对内线之间可以重叠不避让?

为什么差分线调整线时,对内线之间可以重叠不避让?

4e5bb5a2609e989a4a2666c5266976.png
走线重叠不避让差分线调整
1个回答
PCB鬼才
回答于:2022-08-04 16:11:44
关注

你要把在线drc打开

00385a71679d93cac87f305a4e48c5.png

热门问答
1
调试
关注
请问在PCB绘制时,哪些情况需要包地处理?
 1287
 0
 2
问答
凡亿问答
电子工程师
关注
为什么只顶层铺铜了,底层没铺铜也显示红色?
为什么我敷铜后,bottom layer还没有敷,也成了红色,为啥,不应该是黑色吗,我遇到几次了我只敷了Top layer 刚学不久[CQ:face,id=212]
 2571
 0
 1
问答
凡亿问答
电子工程师
关注
allegro PCB Designer差分对相位是什么意思,在规则管理器里起什么作用的?
各位,请问一下在allegro PCB Designer差分对相位是什么意思,在规则管理器里起什么作用的?
 1873
 0
 2
问答
我来回答
 首页
 1
 0
 0