凡亿教育-思敏
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | 在Ansys中的circuit仿真中,绘图的数据显示不出来是什么问题
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
凡亿问问
2022-06-06 15:17:03
1788
关注
在Ansys中的circuit仿真中,绘图的数据显示不出来是什么问题
在Ansys中的circuit仿真中,绘图的数据显示不出来是什么问题
改变一下公式可以显示
V(vload)-V(vn)有 [error] Cannot extract data for the trace提示 单独V(vload)就正常了
Ansys
circuit仿真
数据显示
0个回答
热门问答
凡亿问答
电子工程师
关注
AD19汉化 点击了system general localizaion 之后重启仍然没有汉化,这种情况怎么解决呀
AD19汉化 点击了system general localizaion 之后重启仍然没有汉化,这种情况怎么解决呀
1356
0
1
问答
欢乐的生活
此用户很懒什么也没留下
关注
allegro 报错(orcap-36052) value for property pcb footprint contains carriage returm for R18
老师,这是为什么?找了好一会了,
525
0
1
问答
凡亿问问
技术问答小助手,平时爱好搜集大家在技术群交流的问题,并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题,让电子设计的工程师们少走弯路,遇到问题搜一搜就能够得到答案~我们一起加油!
关注
晶振自身的信号线可以这么穿进器件里面吗?
自身的信号可以穿在晶振里面是吧
892
0
1
问答
我来回答
首页
0
0
0