凡亿助教-谭召君
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | 共面包地可以做阻抗吧?
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
凡亿问问
2022-06-08 16:31:12
1585
关注
共面包地可以做阻抗吧?
你可以问一下打样的厂家能不能做..
这是之前打样的厂家回的调整,不同的厂家调整不同
共面包地
阻抗
0个回答
热门问答
凡亿问问
技术问答小助手,平时爱好搜集大家在技术群交流的问题,并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题,让电子设计的工程师们少走弯路,遇到问题搜一搜就能够得到答案~我们一起加油!
关注
有没遇到过这种情况啊,打板出来感觉电阻电容都变大了?焊盘偏移?
应该不是封装问题直接干一起了但是导出gerber看又没啥问题布局应该是好的 还有间隙 打出来挨一起了 可能就是封装哪儿有问题
1582
0
1
问答
凡亿问问
技术问答小助手,平时爱好搜集大家在技术群交流的问题,并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题,让电子设计的工程师们少走弯路,遇到问题搜一搜就能够得到答案~我们一起加油!
关注
请问AD PCB封装创建该怎么删除丝印出头的地方呀?
如图所示。请问AD PCB封装创建该怎么删除丝印出头的地方呀?
1392
0
0
问答
凡亿问答
电子工程师
关注
Orphaned copper starting from : Region (0 hole(s)) Top Layer报错是什么意思??
Orphaned copper starting from : Region (0 hole(s)) Top Layer老师,这个错误是什么意思??Net +3.3V is broken into 1 sub-nets. Routed To 100.00% Subnet : R148-2 R150-
3578
0
1
问答
我来回答
首页
0
0
0