凡亿教育-迪丽热巴
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | 共面包地可以做阻抗吧?
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
凡亿问问
2022-06-08 16:31:12
1656
关注
共面包地可以做阻抗吧?
你可以问一下打样的厂家能不能做..
这是之前打样的厂家回的调整,不同的厂家调整不同
共面包地
阻抗
0个回答
热门问答
凡亿-彭老师
关注
Allrgro中电阻的丝印边框 不小心删了用reset 的办法好像恢复不过来
2650
0
1
问答
梦的河流
此用户很懒什么也没留下
关注
pcb布局怎么多个器件上对齐,下对齐,平分间距等操作
allegro布局这么多个器件对齐?就像ad的对齐一样。
1680
0
1
问答
夏了夏天
此用户很懒什么也没留下
关注
allegro 报错(SPMHAC-33): Cannot Add Via. Working Layers are not defined.
(SPMHAC-33): Cannot Add Via. Working Layers are not defined.(SPMHAC-33): Cannot Add Via. Working Layers are not defined. 本来好着,突然不能打孔了,又遇到这样的吗,
1743
0
0
问答
我来回答
首页
0
0
0