凡亿教育-小米
凡事用心,一起进步
打开APP
公司名片

凡亿问答 | EDIF原理图器件导入失败,显示异常。
 
课程 直播 文章 问答
类目筛选
EDA设计硬件技术EDA仿真嵌入式IC设计人工智能考试认证结构设计其他
dsj
2022-07-13 12:51:49  1381
关注
EDIF原理图器件导入失败,显示异常。

按如下方式导入元器件,元器件引脚显示异常5cae7040940607fcecd82a179c9691.pngb329f986d0905c024c55d650aa6542.png06bb6fb876e8663692edfa90345da4.png264c673ab7ad8a32326bd664efc457.png

0个回答
热门问答
凡亿-彭老师
关注
cadence制作焊盘时遇到的问题
在Pcb Editor中已经创建了flash symbol,而且在路径下也能找到刚刚创建的flash symbol,但是用Pad Designer创建时在该路径下找不到刚刚创建的flash symbol,路径已经改了,但是还是找不到
 2637
 0
 1
问答
凡亿问问
技术问答小助手,平时爱好搜集大家在技术群交流的问题,并和我们凡亿教育的工程师小哥哥们一起详细解答搜集的技术问题,让电子设计的工程师们少走弯路,遇到问题搜一搜就能够得到答案~我们一起加油!
关注
规则已设置,但是线压孔了DRC显示不出来怎么回事?
DRc不显示了怎么回事怎么显示出来呢这设置都开了这个也开了但是线压孔了DRC显示不出来怎么回事?
 791
 0
 1
问答
凡亿问答
电子工程师
关注
match group怎么创建不了?
请问,这里match group怎么创建不了呢
 1605
 0
 1
问答
我来回答
 首页
 0
 0
 0