verilog中.v文件和.h文件的区别-凡亿问答

凡亿教育-豆豆

凡事用心，一起进步

打开APP



凡亿问答 | verilog中.v文件和.h文件的区别

 

2022-07-10 02:30:03  1305

关注

verilog中.v文件和.h文件的区别

.h

.h用于告诉别人你的程序是用来做什么，一般应包括一些宏定义和变量，函数声明。（强调：接口，功能）

.v

.v文件是所有函数和变量的定义，用于告诉计算机，你的程序要做什么。
（强调：结构，实现）

0个回答

热门问答

电子工程师

关注

pcb只能拉出7mil以下的线怎么设置？

问一下各位，这个只能拉出7mil以下的线，该怎么设置呢？

电子工程师

关注

空格键行吗

空格键行吗

电子工程师

关注

设计差分信号和等长信号的线的时候是在原理图还是在pcb里设置？

大家好，一直搞不明白，设计差分信号和等长信号的线的时候，是需要在原理图就设置好，还是直接就在PCB设计的时候再设置呢？

我来回答