凡亿教育-豆豆
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | verilog中.v文件和.h文件的区别
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
软喵酱メ
2022-07-10 02:30:03
1245
关注
verilog中.v文件和.h文件的区别
.h
.h
用于告诉别人你的程序是用来做什么,一般应包括一些宏定义和变量,函数声明。(强调:接口,功能)
.v
.v
文件是所有函数和变量的定义,用于告诉计算机,你的程序要做什么。
(强调:结构,实现)
verilog
0个回答
热门问答
婉若清风
此用户很懒什么也没留下
关注
用pads怎么画这种平面变压器pcb
用pads画这种平面变压器pcb怎么画的呀,请教一下,
438
0
0
问答
凡亿问答
电子工程师
关注
原理图库里怎么把管脚name横着放置
大佬帮帮我怎么找到那个名字横过来的设置
2798
0
1
问答
凡亿问答
电子工程师
关注
怎么检查PCB图中的开路啊
怎么检查PCB图中的开路啊
848
0
1
问答
我来回答
首页
0
0
0