凡亿教育-龙艳
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | verilog中.v文件和.h文件的区别
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
软喵酱メ
2022-07-10 02:30:03
2249
关注
verilog中.v文件和.h文件的区别
.h
.h
用于告诉别人你的程序是用来做什么,一般应包括一些宏定义和变量,函数声明。(强调:接口,功能)
.v
.v
文件是所有函数和变量的定义,用于告诉计算机,你的程序要做什么。
(强调:结构,实现)
verilog
0个回答
热门问答
凡亿问答
电子工程师
关注
有人知道器件怎么关于y轴反转过来么?
有人知道器件怎么关于y轴反转过来么?
2887
0
1
问答
凡亿-彭老师
关注
AD15中,负片如何指定网络
AD15中,负片如何指定网络,比如我要增加地平面,之前版本的都是可以直接添加的,ad15新版本的貌似不可以吗?
2967
0
1
问答
凡亿问答
电子工程师
关注
怎么更改网络颜色?
请问一下这种交互式布线怎么改变颜色我照视频里来智能改变飞线颜色,但不会改变某一网络的交互式布线的颜色
2264
0
1
问答
我来回答
首页
0
0
0