凡亿教育-麦麦
凡事用心,一起进步
打开APP
公司名片
凡亿问答 | verilog中.v文件和.h文件的区别
课程
直播
文章
问答
类目筛选
EDA设计
硬件技术
EDA仿真
嵌入式
IC设计
人工智能
考试认证
结构设计
其他
软喵酱メ
2022-07-10 02:30:03
1179
关注
verilog中.v文件和.h文件的区别
.h
.h
用于告诉别人你的程序是用来做什么,一般应包括一些宏定义和变量,函数声明。(强调:接口,功能)
.v
.v
文件是所有函数和变量的定义,用于告诉计算机,你的程序要做什么。
(强调:结构,实现)
verilog
0个回答
热门问答
凡亿问答
电子工程师
关注
为什么我生成的PCB 焊盘都飞起来了
为什么我生成的PCB 焊盘都飞起来了
1716
0
5
问答
张学友
哥只是个传说,不要迷恋哥!
关注
无法将PCB封装库里的修改更新到PCB图纸中中是这么回事呀?修改后的封装能够更新到原理图中,就是无法更新到PCB图纸中
0
0
0
问答
凡亿问答
电子工程师
关注
为什么保存的水不是brd,而是sav文件,咋回事
为什么保存的水不是brd,而是sav文件,咋回事为什么保存的不是brd,而是sav文件,咋回事一保存就警告那个大神指点一下,谢谢
1375
0
1
问答
我来回答
首页
0
0
0