Cadence Allegro SPB OrCAD 16.6 没有capture cis的功能？-凡亿问答

凡亿教育-莎莎

凡事用心，一起进步

打开APP



凡亿问答 | Cadence Allegro SPB OrCAD 16.6 没有capture cis的功能？

 

2020-03-20 22:56:53  3167

关注

Cadence Allegro SPB OrCAD 16.6 没有capture cis的功能？

为什么我安装的Cadence Allegro SPB OrCAD 16.6 没有capture cis的功能
我想关联一下数据库用

orcad 原理图 PCB设计

1个回答

凡亿-彭老师

回答于:2020-03-21 11:49:23

关注

可以打个最新的补丁试试。

热门问答

电子工程师

关注

如何建立椭圆形Flash焊盘？

各位大佬，有谁知道如何建立椭圆形Flash焊盘么

此用户很懒什么也没留下

关注

STC15W单片机总线Proteus仿真实验

单片机源程序如下: #include <STC15.h> char pdata XB[8] _at_ 0x00; char pdata YB[8] _at_ 0x80; char AAA; main() { char i; P2=0x7F; while(1) { fo

凡亿教育小亿

凡亿教育打通了“人才培养+人才输送”的闭环，致力于做电子工程师的梦工厂，打造“真正有就业保障的电子工程师职业教育平台”。帮助电子人快速成长，实现升职加薪。

关注

PCB layout有DRC检查，为什么还要用DFM？

最近硬件工程师同行提出疑问，在硬件设计过程中layout完成后有DRC检查，已经对设计工艺规则做了检查，那么DFM可制造性分析还有必要吗？今天就为大家用一篇文章说明下DRC与DFM两者的区别。可制造性设计 (DFM) 是一种设计验证方法，与

我来回答